|
||
|
Major Member
 加入日期: Sep 2004 您的住址: 木柵動物園
文章: 293
|
引用:
intel 看到的未來只有工作頻率提高，其他廠商看到的未來是多方向，工作頻率、提升 IPC(改進快取命中率、提高分支預測率、提升位元數、提高 pipeline stage 等等)、ILP、TLP、PLP 等等，這就是 intel 看到的未來只有高頻，才會現在輸到的摸不清楚方向，一下說 64bit 沒有需要，一下又跟進 64bit，一下又加大 l2 cache，一下又提高 FSB，一下跟這搞雙核，roadmap 隨著對手改來改去無定案。 |
||||||||
2005-05-01, 02:31 PM
#101
|
|
|
Major Member
加入日期: Sep 2004 您的住址: 木柵動物園
文章: 293
|
引用:
並不是看不懂，是看出你哪裡搞不清楚啊!!! 證據會說話，事實勝於雄辯!!! 請舉出證據或反例來好嗎!!! 一堆事實與反例擺在眼前而視而不見，要跳脫別人的想法很難，跳脫自己的想法更難啊!!! 另外這些基本的觀念根本沒資格上 ieee 好嗎。 此文章於 2005-05-01 02:43 PM 被 jasonyang 編輯. |
|||
|
2005-05-01, 02:34 PM
#102
|
|
|
Major Member
加入日期: Sep 2004 您的住址: 木柵動物園
文章: 293
|
另外在糾正一點，dothan 的省電設計都是來自於 banias，尤其是 l2 cache 部分，只是由原本的 8 塊變成 16 塊。漏電流還是變大，但功耗卻降低啊!!! 當然功耗降低主因還是電壓的下降 p=c*(v^2)*f，跟 k8, powerpc, cell 等是一樣的。
電路與架構的設計才是主因啊!!! 此文章於 2005-05-01 02:46 PM 被 jasonyang 編輯. |
|
2005-05-01, 02:41 PM
#103
|
|
|
Major Member
加入日期: May 2003
文章: 244
|
引用:
那你就看你自已搜集的証據好了，你自已也說了跳脫自己的想法更難~ 為什麼會有那樣的特例，即然你覺得你觀念清楚，我觀念模糊，那你自已研究，我也不用再多說什麼了~ 反正你信你的神，我拜我的佛~ |
|
|
2005-05-01, 03:22 PM
#104
|
|
|
Major Member
加入日期: Sep 2004 您的住址: 木柵動物園
文章: 293
|
引用:
哪裡有特例了??? prescott 的耗電就是來主要自於 "設計"，我與 insight64 分析師的說法是可以套用到"所有"的 cpu 的("prescott", dothan, winchester, power5+, powerpc, cell 等)，你的漏電流說法"只能"硬凹套用在 prescott 的特例上，"其他全錯"，搞清楚!!! 至於觀念和證據自己查閱前文!!! (#68, #86) 我是依許多事實與證據說話，不是像你盲目的只信 "一種" 漏電流理論啊!!! 此文章於 2005-05-01 04:19 PM 被 jasonyang 編輯. |
|
|
2005-05-01, 03:28 PM
#105
|
|
|
Major Member
加入日期: May 2003
文章: 244
|
誰跟你說我只信一種漏電流理論，我從沒說光靠解決漏電就能解決功耗問題，是你又再扭曲，你這樣說表示我回的文你都沒看清楚，是你自已一直在猜側我所說的意思~也許是我沒表達好，也許是你的心不夠細~
你這樣語氣高傲又一得到知識就瞧不起而批評別人的人，我也沒必要把其它的跟你說，反正你也認為那是屁~ 知識不是拿來嗆聲的~更不是拿來批判別人~這裡只是討論區而以，我也沒強迫你要接受我的看法，你也更沒有權利用"搞清楚加三個驚嘆號"來說我什麼什麼~前面的回文就已經寫了不想造成筆戰，這只是討論板不是嗆聲區，不認同就...懶得寫了  ~ |
|
2005-05-01, 04:47 PM
#106
|
|
|
Major Member
加入日期: Sep 2004 您的住址: 木柵動物園
文章: 293
|
引用:
很抱歉造成你的誤會，有些地方是我口氣不好，不過我是希望分享知識，糾正你的錯誤，而不是瞧不起別人，只是你的論點站不住腳，並不是我在批評你啊!!! 我更沒有認為你說的是屁，那是你自己想的，請靜下心來就事論事吧!!! 我舉的例子與論點，與 insight64 的分析師觀點一樣，你認為你的論點是對的，就請反駁，我的口氣不好我很抱歉，不然就去問你學長，弄懂是最重要的。 |
|
|
2005-05-01, 08:55 PM
#107
|
|
|
Power Member
加入日期: Mar 2003 您的住址: 台北
文章: 597
|
大家都是肚子裡相當有墨水的人,很高興跟大家討論,雖然前面有幾篇小弟口氣也不是很好,請見諒
來做個整理好了,下午再跟幾個玩電路&材料的朋友討論一下,製程縮小導致漏電流大增是無庸置疑,但是晶圓廠的工程師總是會用各式各樣的方法去抑制漏電流,加上額定電壓的降低,所以同核心之下用較小(新)製程做出來的cpu總是變小變快變涼, 回歸原點,prescott為什麼會那麼熱??由於其核心使用電晶體數是northwood的兩倍多,且增加了非常多功能,去掉cache之後core用了將近3倍於northwood core的電晶體,在這種情況下根本沒有辦法去做漏電流的比較,即使是同時脈兩邊的立足點差太多 回頭看看製程轉換之後core幾乎相同的k8和P-M核心,在90nm的製程下功耗都比前一代核心降低不少,大家都知道90m漏電流一定比130nm大,所以intel&AMD加入更多其他技術來抑制漏電流也無庸置疑,但是這些抑制漏電流的技術會不用在prescott上嗎??當然不會,誰想出一顆熱的要死的cpu讓人詬病?? 所以問題到底出在哪裡??漏電流出現了,抑制的技術也用上了,剩下的當然就是當初電路implemant或是core的design時就犯了錯誤,但是包括漏電流,或是這些設計上的失誤都不是我們enc user或是學工程學材料的人可以輕易了解並解釋的 根據理論,65nm製程之下不用說全速運作了,光是static時的漏電流就會讓電路本身受不了,所以65nm做不下去了嗎??當然不是,晶圓廠沒有兩把刷子怎能混下去??甚至intel已經表示在65nm生產的處理器TDP會略低於目前90nm處理器,雖然還沒有實品出來,根據理論65nm相對於90nm的漏電流會比90nm相對於130nm的漏電流更嚴重,但是耗電卻將下降,當然抑制漏電流的技術也再提升,所以漏電流真的是高熱的關鍵嗎?? prescott目前沒有前一代核心能做比較,只有等到65nm且沒有大幅更改核心的產品面市 ,我們才有機會討論漏電流上的問題,否則沒有對照組,如何能說明漏電流是造成prescott高熱的兇手?? 最後我們討論的結論很消極,由於我們根本不是intel的員工,拿不到內部的資料,因此根本無法斷定prescott的高熱到底原因為何..可能是漏電流,可能是設計疏失導致,無論如何,prescott很熱這回事就是這樣了,intel說什麼就是什麼,他一開始說漏電流那就漏電流,他後來又改口說設計失誤那就設計失誤,真相只有一個,但是也只有intel自己知道^^ 此文章於 2005-05-01 10:07 PM 被 alience 編輯. |
|
2005-05-01, 10:04 PM
#108
|
|
|
Advance Member
  加入日期: Oct 2004
文章: 313
|
prescot核心的的屎羊同樣溫度很高，我覺得問題應該是出在核心發熱量太高，快取影響應該不大。
 |
|
2005-05-02, 12:32 PM
#109
|
|
