![]() |
||
Elite Member
![]() ![]() ![]() ![]() ![]() 加入日期: Nov 2004 您的住址: 北平西路3號
文章: 4,614
|
請問有人知道P4前的浮點運算能力嗎?
目前手上只有P4(2004)以後的資料
文獻記載 Pentium4 3.8Ghz的運算能力是每秒7億次(應該是單精浮點7 GFLOPS /gigaFLOPS) 這個核心應該是775時代的普林斯考特 Pentium3 800 (銅礦) Pentium3 1.2G(圖拉丁) Pentium4 1.5G(威廉) Pentium4 2.4CG(北木) 但找不到更以前的... 775時代後期才有這方面的資料 平板很愛用的Tegra 2 1Ghz 單精度68 MFLOPS (megaFLOPS) NV號稱可以幹掉Core2...喇很大的Tegra 3 1.5Ghz 單精度123 MFLOPS (megaFLOPS)... 只比2600K慢了1000倍 如果以MIPS來看,可以查到最早的4004... 時脈=效能指標來看,P4 3800Mhz=3800 MIPS(有這麼低??) Tegra 2 1Ghz 就有5000 MIPS,除2也有2500 MIPS,單核相當於P4 2.5Ghz?? Tegra 2 1.5Ghz 13800 MIPS相當於PentiumD 915 2.8G,單核相當於Pentium4 3.4Ghz?? Core2 Duo E6300大約是158100 MIPS... 難道說Pentium4以前的效能指標是IPS,Core時代開始才轉變成FLOPS ?? 那現在ARM一直拿IPS做宣傳的手法... 不就跟過去那個一在強調時脈等於效能的intel完全一個樣 |
|||||||
![]() |
![]() |
Power Member
![]() ![]() 加入日期: Mar 2010
文章: 568
|
時脈不等於效能
FPU做計算時 也不是固定時脈能完成 加法 除法 乘法 用的時間都不同 除法時會特別的緩慢 (用掉更多的TICK) 而且不同的CPU結果也會不同 A cpu 可能浮點加法用了 10 tick 可是除法用了43tick B cpu 可能浮點加法用了 8 tick 可是除法用了120tick 同個cpu時脈等於浮點效能 不同個cpu時脈不等於效能 |
||
![]() |
![]() |
Golden Member
![]() ![]() ![]() ![]() 加入日期: Jun 2002 您的住址: 地獄18層
文章: 3,245
|
如果當年P4真的照原始設計做出來
肯定打趴AMD當時的產品 但是 也肯定熱到爆 所以就開始閹割,變成我們看到的第一版烙賽P4 好啦 現在換AMD遇到類似的事情 當年Intel為了P4練了一身功夫出來 現在AMD能不能也跟Intel當時一樣練出一身好本事 ![]() 看看下一代AMD產品能不能逆轉 ![]()
__________________
徵你不要的AM4 CPU 徵你不要的SATA接頭斷裂SSD ![]() |
![]() |
![]() |
Senior Member
![]() ![]() ![]() 加入日期: Jun 2003
文章: 1,366
|
x86在P6(Pentium pro)架構出現之前,被限制在那個落伍效率又差的stack-based FP Arch.
效能一直都很差,也造成了x86一直打不進workstation/server的市場 90年代一堆RISC陣營最喜歡攻擊x86的點就是在浮點運算的部份 不過當時的desktop都是跑跑一些office application,spread sheet之類的軟體 這些東西大部份是interger就解決掉了 加上OS還停留在DOS/Win16/win32的交接期,3D game也還沒成為主流 所以對一般user而言其實沒差 P6 architecture出現之後,x86才漸漸追上RISC陣營的浮點性能 |
![]() |
![]() |
Senior Member
![]() ![]() ![]() 加入日期: Jun 2003
文章: 1,366
|
引用:
一般CPU/GPU/DSP的文宣都挑single cycle/single precision的FP operation來灌水數據 ![]() |
|
![]() |
![]() |
Senior Member
![]() ![]() ![]() 加入日期: Jun 2003
文章: 1,366
|
引用:
P4的FP ALU本身其實不弱 真正問題是在front-end P4的問題在於一旦發生trace cache miss或branch prediction miss 前者是被逼到只能叫x86 decoder再去cache/memory fetch新的指令 (這個有點忘了,不過印象中P4這時會發生從multi-issue降到類似single issue的情況) 後者更慘,要花時間清空管線+等待x86 decoder issue+新指令的operand ready能送到OoOE buffer的時間 此文章於 2012-03-08 01:04 AM 被 Stonehendge 編輯. |
|
![]() |
![]() |
Power Member
![]() ![]() 加入日期: Jan 2002 您的住址: 心肌橋
文章: 640
|
突然想到, Pentium M的效能數據不曉得要去哪查
以前有紀錄網站, 但年代久遠找不到了 只有印象蠻強的, 應該是跟K7比, 好像沒有跟K8比較的資料 另外P6 architecture在印象中是開始向RISC靠攏 所以才慢慢追上RISC, 應該是這樣吧 ![]() |
![]() |
![]() |
Advance Member
![]() ![]() 加入日期: Jan 2008
文章: 443
|
印象中I社到最後決定放棄NetBurst微架構後
該設計團隊的核心成員好像就離開I社了? 不知道跑去哪裡高就了? |
![]() |
![]() |
Golden Member
![]() ![]() ![]() ![]() 加入日期: Jun 2002 您的住址: 地獄18層
文章: 3,245
|
引用:
這邊Pentium M 1.2GHz看MLB.TV會幻燈片 ![]()
__________________
徵你不要的AM4 CPU 徵你不要的SATA接頭斷裂SSD ![]() |
|
![]() |
![]() |