|
||
|
Senior Member
 加入日期: Sep 2001
文章: 1,236
|
引用:
請問 designed in core 的意思是? |
||||||||
2004-08-20, 01:05 AM
#41
|
|
|
Golden Member
加入日期: Feb 2004 您的住址: 從來處來
文章: 2,762
|
就是做在核心之內的意思。相較於 L2, L3 則在核心之外，因此在存取速度 L1 比 L2, L3 還快得多（一般是十倍左右）。
如果想了解的更多，google 大師可以告訴你。 |
||
|
2004-08-20, 02:04 AM
#42
|
|
|
Senior Member
加入日期: Sep 2001
文章: 1,236
|
引用:
剛剛找到的 AMD Athlon 64 架構圖, L1 似乎是在 core 之外 http://www.amd.com/us-en/Processors...%5E9493,00.html 還是大家的定義有所不同?  |
|
|
2004-08-20, 04:09 AM
#43
|
|
|
*停權中*
加入日期: Mar 2002 您的住址: 全省各大電腦賣場
文章: 857
|
引用:
這樣說也非絕對... 如果L1是效能的一切，Intel難道會不知道嗎? Intel只要個有超大L1 Cache的CPU，再加上其較先進的進程 不就能將AMD的產品遠遠踩在腳下？ 所以儘管贊同L1 Cache影響CPU效能很大，但CPU本身的設計架構卻也影響Cache 的設計 |
|
|
2004-08-20, 07:24 AM
#44
|
|
|
Master Member
  
加入日期: Mar 2002 您的住址: 台北市
文章: 2,195
|
引用:
這很難講 有時候我覺得Intel很白痴 從最近推出一個沒L2 cache的廢材CPU就可以看得出來  |
|
|
2004-08-20, 10:23 AM
#45
|
|
|
Senior Member
加入日期: Nov 2002
文章: 1,294
|
引用:
這樣的說法蠻奇怪的...P4跟K7（包括其他X86處理器） 在L1的設計上本來就是不同的 P4的L1是trace cache，存放的並不是原始的X86指令 而是經Oprator轉換後類似risc的指令，他本來就不需要很大 但是卻需要相當快，過大的trace cache反而會降低搜尋速度 因為這是decode後的指令，命中率也就相當的高 假如加大P4的L1就可以輕易提升效能的話，Intel怎麼會不做？ 而L2快取上面，兩家的設計是類似的，頻寬也許有差別 但是作用是一樣。所以L2快取的大小，兩家沒有什麼級數上不同 Intel在Server的處理器上，或許會加入更大的L2或L3 那是因為Server用途的需求，Intel的UMA記憶體的架構 對system bus的負載本來就比較不利，這是為何他的Server處理器 會加上比較大的L2快取，或更大的L3快取的原因 |
|
|
2004-08-20, 03:06 PM
#46
|
|
