|
||
|
Master Member
  
加入日期: May 2001
文章: 2,239
|
引用:
K8 RAM的CLK由於是CPU所吐出來的，所以勢必會以CPU ref CLK(200MHz)作為調整，因此很單純就是CPU ref CLK乘上一個係數(3:4或是1:1)就是RAM CLK。 P4的RAM CLK是由系統匯流排的CLK作為調整，因此也是很單純就是System bus ref CLK(100/133/200MHz)乘上一個係數(3:4或是1:1或是4:5)就是RAM CLK。QDR之後並不是ref CLK，所以不能用來作為其他地方的參考用途。 總之現在的BUS很多都不是以REF CLK作為實際動作頻率，而是以REF CLK作內部的倍頻或是STROBE的利用來產生更高速的動作頻率。 此文章於 2004-09-01 08:53 PM 被 0936010 編輯. |
||||||||
2004-09-01, 08:48 PM
#21
|
|
|
*停權中*
加入日期: Oct 2003 您的住址: 蒸籠
文章: 1,149
|
引用:
或許可以把事情想的簡單一點 : 傳輸量 = 外頻 * xDR * 位元數 . 廠商會把xDR的值和外頻相乘來宣傳其時脈 , 但仔細想想 , xDR影響最大的是增加資料每一時脈的傳送量 , 那麼 , 個人推測 , 其實不管是K8或是P-4 , 其記憶體控制器都設成 "200MHz "即可 , 由於現階段都是64bit(8Byte)的 , 所以接下來只要看是QDR或是DDR的設計 , CPU和記憶體彼此間控制器自然地每時脈傳送256bit (64*4 ; 每時脈觸發傳送4次) 或是128bit (64*2 ; 每時脈觸發傳送2次) 即可 ! 如有錯誤請指正 ~ |
|||
|
2004-09-01, 08:58 PM
#22
|
|
|
Golden Member
 
加入日期: Oct 2000 您的住址: 台北市
文章: 3,232
|
引用:
小弟我的問題是記憶體控制器（MCH）的時脈，記憶體時脈這個弟了解，但是記憶體控制器也是跑記憶體的時脈嗎？個人覺得叫P4北橋跑快一點，例如跑300MHz，則記憶體雖然也是跑DDR400MHz，但系統效能會高很多，這個超頻法除了FSB增加以外，北橋也跑比較快，所以是不是內建在北橋的記憶體控制器也變快，所以造成系統效能變高呢？ 而K8拉高外頻，如果CPU內頻一樣，好像就沒有這樣的效能增益，應該也是記憶體控制器時脈沒有增加的關係吧？
__________________
|
|
|
2004-09-01, 09:02 PM
#23
|
|
|
Golden Member
加入日期: Feb 2004 您的住址: 台灣首都
文章: 2,649
|
結論HT是用在I/O的部分? PCI-E.... 高速傳速的地方?
那意思是現在的HT 在K8 是沒什麼作用的囉? http://www.hypertransport.org/tech_overview.html |
|
2004-09-01, 09:03 PM
#24
|
|
|
*停權中*
加入日期: Oct 2003 您的住址: 蒸籠
文章: 1,149
|
請教0936010大大
不懂何為ref CLK , STROBE , bandwidth ??? 謝謝 !! |
|
2004-09-01, 09:09 PM
#25
|
|
|
Advance Member
加入日期: Jan 2002
文章: 437
|
引用:
 看圖說故事吧  |
|
|
2004-09-01, 09:42 PM
#26
|
|
|
Master Member
加入日期: May 2001
文章: 2,239
|
引用:
ref CLK=參考時脈 通常高速的IC核心時脈必須由外部給予一個基礎的時脈作為IC時脈震盪起始來源，IC內部會有電路再對所輸入的基礎時脈作倍頻的處理。例如一個25MHz外部頻率的處理器，若其內部倍頻係數為4，則處理器核心動作頻率就是100MHz。 Strobe=閃控訊號 簡單的說法：接收器中所接收到的資料流要如何確定資料是有效？這就是要靠strobe訊號作為資料有效的控制，而stobe訊號一般會以CLK為基礎產生。當strobe訊號的正緣情況發生之時，在資料線上的瞬間該筆資料就是有效，可以被放入BUFFER之中，否則，就是資料無效，不予儲存。 bandwidth=頻寬 也就是說該匯流排的每秒最大理論能夠傳輸的資料量囉~ 算法就是：每秒的傳輸動作次數*匯流排寬度。例如一個每秒有33.3Mega傳輸動作次數(33.3 Mega Transaction)的匯流排，該匯流排有32位元寬度，則該匯流排的bandwidth就是133MB/S |
|
|
2004-09-01, 10:22 PM
#27
|
|
|
*停權中*
加入日期: Oct 2003 您的住址: 蒸籠
文章: 1,149
|
已經懂了 , 謝謝你喔 ~ ^^
|
|
2004-09-01, 10:36 PM
#28
|
|
|
Elite Member
加入日期: Dec 2003 您的住址: 偽大鬍子冰人XD
文章: 7,327
|
引用:
名字被唐兄這樣叫，不讀淡江也說不過去...小壞"蛋大"....  叫小壞蛋就好啦....小弟我還很嫩的..... 謎之聲：學姐不錯啊，只是我是羅莉控，不過好東西照吃不誤....
__________________
這年頭，討論區商家比玩家多；外行比內行更有說服力；粗製爛造的葉珮雯比用心寫的測試文更多回應 開始學著多去解決其他人的問題來取代嘴炮，就當作是一種回饋吧! 還在抱怨為啥沒有新的文章沒有好的內容，何不想想自己貢獻了什麼？  再見!咱們夢裡見PS：你還在買雞排店的產品嗎....請睜大眼看清楚，以免成為下一個受騙的對象 
|
|
|
2004-09-01, 10:43 PM
#29
|
|
|
Master Member
加入日期: May 2001
文章: 2,239
|
引用:
不知道你說的系統效能為何？若是說週邊裝置對記憶體存取方面的話，我想HTT是一個瓶頸。請注意HTT800的單向最大只有3.2G，即使是HTT1G也只有單向4G，INTEL的雖然只能單向半雙工傳輸，但是它單向就有6.4G了。為何強調單向？因為大部分的資料傳輸都還在半雙工狀態，就算是HTT有全雙工，週邊裝置也還是只有半雙工，就連DDR RAM也是半雙工傳輸，所以當RAM的資料要傳到週邊的話，即使是K8的雙通道有6.4GB，對下傳輸卻卡在目前市面HTT的最大3.2G或是4G，這樣也只能發揮了六成的總記憶體頻寬。這一點，我想對於北橋內建顯示會有較明顯的打擊，若是P4平台上，內建顯示還可以拿到記憶體的最大6.4G頻寬，但是在K8平台上，內建顯示只能拿到記憶體的最大3.2G/4G頻寬。 而K8 CPU對RAM的直接存取就無此疑慮，K8內部連結應該不會作出CPU與記憶體控制器(MC)之間通道頻寬不足的傻事，所以使用現有的測試軟體去測試RAM對CPU之間的頻寬數據，當然是很漂亮啦。若有軟體可以測試出K8的RAM到北橋的數據，那麼HTT的罩門便會顯而易見吧？我想HTT升到1.6GHz(3.2GT，單向6.4GB/S)才能完整發揮K8內建MC的效能，目前的HTT800M/1G仍然還是一個瓶頸。 另外所謂記憶體控制器時脈的問題，我想不是關鍵點，因為MC的輸出必然會以設定之記憶體頻寬輸出，除非在MC與接收端之間的內部連接頻寬小於記憶體輸出頻寬，要不然不會有效能上的問題，當然，這除了MC本身效能瑕疵之外(這就是之前為何要挑北橋晶片組的原因，因為各家的MC控制能力不一)，而P4平台上的拉高外頻會有顯而易見的效能差距，應該也是匯流排寬度的原因(目前單向下的P4 FSB的頻寬還是遠大於HTT)。 |
|
|
2004-09-01, 11:25 PM
#30
|
|
