這是一張P4晶片組北橋的標準圖形(借用VIA PT880圖片)
CPU對北橋的匯流排稱做前端匯流排(Front Side Bus, FSB)
北橋對記憶體的稱做記憶體匯流排
北橋對AGP的就是AGP匯流排
當然, 對南橋的部份VIA使用的是自有的V-Link匯流排



這是一張K8的晶片組北橋的標準圖形
CPU對記憶體的匯流排稱做記憶體匯流排
對北橋的匯流排使用的是自有的HyperTransport Technology(以下簡稱HTT)匯流排



這是一張s754 CPU的...簡易架構圖吧(擷取自AMD技術文件)
如大家所知的, s754 CPU採用單通道的DDR400記憶體
傳輸速率是200MHz*8Byte(64bit)*2(雙緣觸發)=3.2GB/s
而圖中右邊的記憶體介面亦運作在64bit寬度, 200MHz
因此速率是200MHz*8Byte*2=3.2GB/s
那HTT通道的速度呢? 你可以看圖中說明他是一個16x16的HTT匯流排
(文件中的16x16 or 16/16是指上傳跟下傳獨立各16bit)
這個通道運作在800MHz, 因為雙緣觸發, 因此AMD稱作1600MT/s
(Mega Transfers per second, 中文可以叫做每秒傳送數吧)
那速率呢? 800MHz*2Byte(16bit)*2(雙緣觸發)=3.2GB/s
不過上面提到過, 這是上下傳各16bit, 因此是上下各3.2GB/s, 總和是6.4GB/s

記憶體控制器的速率可以透過在BIOS內調整我們平常稱呼的外頻來改變
而同時我們在BIOS內會看到"HTT 4x"之類的選項, 就是調整HTT匯流排的速率
如果外頻在200MHz, HTT 4x, 則HTT匯流排運作在200MHz*4=800MHz
這就是為什麼你在超頻的時候, 調成HTT 4x有時候會上不去, 調成3x就可以


這是s939 CPU的架構圖(擷取自AMD技術文件)
同上, 我們知道s939採用雙通道的DDR400記憶體
速率是200MHz*8Byte*2(雙緣觸發)*2(雙通道)=6.4GB/s
而記憶體控制器(視圖右)運作在128bit寬度
因此速率是200MHz*16Byte(128bit)*2(雙緣觸發)=6.4GB/s
HTT通道則運作在1GHz, 16x16
速率是1GHz*2Byte*2(雙緣觸發)=4GB/s
當然, 這是單向的速率, 雙向總和是8GB/s
腦筋動的快的人可能會發現, 這個速率跟PCI Express x16是一樣的
雖然這只是我個人猜測, 不過s939將HTT匯流排拉高到1GHz
可能是為了將來的PCI-E作準備
其餘的部份比照上面s754的算法類推吧


可能有人會問, 為什麼圖中有個大大的"北橋"(Northbridge)字樣
那個北橋包含HTT, 記憶體控制器和CPU Core之間的傳輸介面
這基本上就是一般北橋晶片所負責的功能
實際上只要再搭配一個HTT to AGP橋接晶片, 就不需要額外的北橋晶片了
AMD8151正是一個HTT to AGP橋接晶片
而VIA的北橋晶片可以視為HTT to AGP/V-Link橋接器
他做的事情比起在P4/K7平台的北橋晶片確實是少的多了


看完上面之後你應該可以得到以下
1.s754 Athlon64/Sempron的HTT運作在800MHz, 即1600MT/s
2.s939 Athlon64/Athlon64FX的HTT運作在1GHz, 即2000MT/s
廠商用的名詞不用太拘泥, 你能夠看著這些圖像我這樣看圖說故事, 大致上瞭解就夠了
對於所謂的序列技術, End-Users不用知道太多, 你就把它當作一個單純的16bit通道就好了
PS. HiNet空間最近好像頗慢的, 多多包含
PS2.以上如果有錯麻煩糾正喔

多謝藍鯨 大大的解釋 稍微有一點感覺了
請問藍鯨 大大:
CPU對北橋的匯流排稱做前端匯流排(FSB)
CPU對北橋的匯流排使用的是自有的HyperTransport Technology(以下簡稱HTT)匯流排

FSB和HTT還是有點模糊 是相同的匯流排?為何頻寬會不一樣
(在AMD官網裡 好像有說HyperTransport Technology是和別家公司合作的 )


NewCastle核心 的 HyperTransport 都是1000Mhz (754和939都是)

Clawhammer SledgeHammer核心 的HyperTransport 大部分都是800Mhz
除了939 FX-53 Clawhammer核心是1000mhz還有其他的cpu是1000hmz嘛

這是我查到的System bus的解釋
http://www.webopedia.com/TERM/S/system_bus.html
這是我查到關於front side bus的解釋
http://www.fact-index.com/f/fr/front_side_bus.html

裡面提到front side bus是連接CPU到Main Memory,System bus也是這樣說,似乎FSB=System bus,但是下面那一篇又說Intel CPU clock=FSB*multiplier,而P4 2.4CG是200*12,似乎P4的FSB是200MHz,而Intel CPU的外包裝盒上又寫著System bus 800MHz,我都要搞糊塗了

這沒什麼好搞糊塗的阿
他寫system bus為800MHz
這樣說也是正確的阿
簡單的來說是P4的Data Bus為4x..
200x4=800Mhz
也就是他實際時脈是200MHz只是透過某些手段做到800MHz
而要說System Bus=FSB也是可以的
這只是計算連接到外部北橋的傳輸速度
和外頻X倍頻去計算cpu內部實際時脈沒有什麼任何關係

K8比較特別的就是直接把System Bus和Memory Controller直接作在一起..
大幅降低Latency...
實現某種程度的同步化

感謝你的糾正, AMD的Athlon64 DataSheet目前寫的仍然是800MHz@s754, 1000MHz@s939
在不清楚的情況下我都會先依照官方資料的標示來寫
這份DataSheet的提出時間是05/26/04, 未來也許會再修改

前端匯流排(FSB)最早的定義確實是[CPU到記憶體]的匯流排
不過因為後來的CPU外頻跟記憶體常有不同步的跑法
所以定義就模糊化了, 就開始有人將其狹義化變成[CPU到北橋]的匯流排
因為這樣比較不容易混搖, 所以我也都比較認同這種定義
當然你也可以稱他做系統匯流排(System Bus)
至於FSB的標示, 如果就實際上的運作時脈就是CPU外頻
然而因為用了各種手法來達到更高的頻寬
因此廠商通常不是標示真正時脈, 你可以當作是一種"等效時脈"
好比說DDR運作在100MHz卻標示DDR200, 差不多意思
K7的Ev6匯流排用了DDR架構, 因此標示為FSB200/266MHz等
我們都知道實際上它的運作時脈是100/133MHz等
同樣的, P4使用QDR Bus達到四倍頻寬, 所以標示上也用四倍標示
你可以將FSB 800MHz視為"相當於64bit匯流排運作在800MHz的速度"
樓上提供的網頁也有提到喔

One issue of confusion is the labeling of front side bus speeds. Typically a FSB today is dual or quad channel, meaning a FSB speed advertised as being "333 MHz" may actually be 166 MHz dual channel, effectively meaning 333 MHz of speed. Nowadays, PC (X86) CPUs work with front side bus speeds ranging from 133 MHz dual channel (266 MHz effective) to 200 MHz quad channel (800 MHz effective).

如果用相同的算法, 加上FSB最初的定義, 那K8上的FSB應該依照記憶體通道的速度標示
那Socket754應該標示成FSB 400MHz, s939標示成FSB 800MHz
然而主機板廠商並不是這麼算的, 主機板廠商都用HTT匯流排去換算
(這表示主機板廠商的認知點是[CPU到北橋]的匯流排...)
也就是800MHz的HTT匯流排提供總共6.4GB/s頻寬, 就標示成800MHz FSB了
不過希望大家能知道一點, 800MHz HTT的上傳或下傳都只能達到3.2GB/s
只是它具備全雙工(就是雙向同時傳輸)的能力, 這點跟P4的QDR Bus是有很大的差異性的
因為後者是上傳或下傳都6.4GB/s, 但是僅是雙工(可上可下但是不能同時)匯流排
算是...各有利弊吧
不過AMD本身似乎並沒有在K8上面使用FSB這個字眼...
(這可能表示在AMD定義之前, 你愛怎麼說都可以)

所以呢, 上面說的都沒錯, 只是認知點的不同而已
總歸一句話, 真的不用拘泥在這些瑣碎的名詞上...

目前就是因為HTT ref CLK與CPU ref CLK的頻率是一樣200MHz，且各家的超頻設定都是把HTT ref CLK與CPU ref CLK作同步調整(像是NF3系列，CPU ref CLK與HTT ref CLK都是由NF3同步產生出來)，所以USER在超頻時會誤以為CPU Core Freq.會與HTT ref CLK有直接關係，也就是說會把CPU Core Freq.的算法當作是HT ref CLK乘上倍頻係數，實際上HTT ref CLK與CPU ref CLK並沒有直接關係，只是超頻手段上，設計廠商已將HTT ref CLK與CPU ref CLK作同步調整，若是有廠商在超頻手段上可以獨立設定CPU參考頻率與HTT參考頻率，則大家就會比較明白了(像是ATI的RS480 K8晶片組可以把CPU ref CLK獨立出來，設定上就可以與HTT ref CLK扯不上干係)。RAM的CLK由於是CPU所吐出來的，所以勢必會以CPU ref CLK作為調整，因此很單純就是CPU ref CLK乘上一個係數就是RAM CLK。

所以說，目前AMD K8與INTEL系列CPU還有舊AMD系列的CPU Core Freq.計算方式有所不同了，已經不是由系統匯流排的CLK去做倍頻動作，而是獨立一組外部CLK去做倍頻。

最後總結一下，K8架構的Freq.算法
HTT bus speed= HTT ref CLK * HTT倍頻係數(一般為X2 X3 X4)
HTT bus single way bandwidth= HTT ref CLK * HTT倍頻係數 * 2Byte * 2 (Double data rate)
CPU Core speed=CPU ref CLK * CPU倍頻係數(一般為X9以上)
RAM speed=CPU ref CLK * RAM倍頻係數(3:4或是1:1)
RAM bandwidth=CPU ref CLK * RAM倍頻係數 * 16Byte(雙通道狀況下) * 2(Double data rate)

目前NF3晶片組的HTT ref CLK與CPU ref CLK是同步調整的，未來其他晶片組就有機會可以分開調整，也就是未來會有fixed HTT200/PCI33的選項出現也說不定。

感謝提供這麼詳細的圖文解說 , 勞您費心了 ~ ^^
也因此找出了自己的盲點所在 , 整理一下 , 大大們看看 ... ... ...

Well , 先以傳統較熟悉的P-4來說 , 以往記憶體和CPU溝通得靠著北橋來銜接 ,
所以CPU對外 (不論是記憶體或是AGP) 都需藉由北橋來銜接 , 也由於指令執行和記憶體息息相關 ,
設計上CPU對北橋的匯流排或是北橋對記憶體的匯流排 , 在理論上是要等量等速的 ,
自然地在理解FSB或是Memory Bus會將2者畫上等號 , 這就是我之前說的盲點 ~

那麼再跳到K8來看 , 它將記憶體控制器內建於核心 , CPU可直接和記憶體溝通 ,
造成Memory Bus和FSB兩者各走各的 ,
至此 ~ 北橋最大的重擔將是AGP(或是PCI-E , IEEE 1394 ... ... 等高速介面以及連接南僑) ,
那麼對K8而言 , 原先CPU對北橋的FSB也能直接聯想成AGP Bus ,
也就是說傳統的CPU對外通用匯流排 -> FSB , 在K8的領域裡拆解成Memory Bus和AGP Bus ,
Memory Bus部分依舊照著AMD的雙緣觸發 (200*2=400MHz) 速度來跑 , 只差在傳輸位元 (單/雙 通道)
AGP Bus則是採用HTT , 反常地改用高時脈/窄資料傳輸寬度 (這讓我聯想到Rambus ... ... ... ㄜ , 離題了)
不但是高時脈 , 更是雙向溝通 (也難怪藍鯨大大會和PCI-E作聯想)

所以說現在的P-4(雙通道下)的理想FSB是800MHz (6.4GB/s)
而754pin的K8在單通道下的理想傳輸率是3.2GB/s , 就能和Intel打的難分難解 ,
我想我對於兩者之間架構的差異性有更深一層體會了 ~

謝謝 !!

還有一個問題，就是記憶體控制器的速度。

K8的記憶體控制器內建在CPU裡面，所以應該是跑CPU的時脈？

而P4的記憶體控制器在北橋，那這個記憶體控制器的時脈（以200外頻的P4為例）究竟是200MHz還是QDR之後的800MHz？

不過小壞蛋大啊，你現在除了叫他內人，馬上還要叫他學姊了