怎麼這麼利害~

呵呵,去買顆celeron2.0G來玩吧

這一兩年真是cpu大進步的時代阿.,,,=.=

哈哈....我等P4-3.06G
這個才好玩...有HT喔

HT真的有這麼好嗎..?
為什麼大家都很期待呢??

因為能一顆當兩顆用ㄚ

看看吧

轉錄自3D加速網

2002/10/8 by 窮人chia hua

網友對DDR記憶體頻寬及HT的看法
看來很多測試事實證明, 現在P4就算能開HT, 效果似乎好不到哪裡去, 因為L1快取實在太小了.......信中內容如下:

這樣嗎? EV6 傳資料列 brust 最大是 32 個單位, 32x8=256, 加上pre-set共 32/2+1=17 個 cycle count, QDR 最大 brust 是 16, 16x8=128byte(為了要配合 L2 cacheline = 128bit, 8-Bank 的設計), 傳完後要八個common clock 後才能再傳, 跟 AGP 很類似. 同樣傳 256byte 的資料,EV6 要 17 個 cycle, QDR 要 (16/4+8)x2=24 個 cycle, 所以 QDR必需憑借著更高的傳送頻率抵掉這個 latency. 而且事實上, thg最近測試的結果也顯示 SiSoft 測試結果下, EV6-333Mhz 跟 QDR-400Mhz有著一樣的頻寬, 如果帳面上 400 比 333 高, 試問如何解釋? 第二個, 為什麼只有 DDR-333 以上, 號稱有 2.7G 頻寬的 DDR才能跟號稱頻寬有 1.6G 的 RDRAM 頻寬打平? 請問一下為什麼. 而且到目前為止, DDR 頻寬利用率根本低的可憐, 我們從 850E上測試 PC-1066 與 DDR-400 之間的巨大差別就可以看到一個事實: QDR 533Mhz 頻寬仍然不夠. 所以更不要說 EV6 跑 400Mhz頻寬吃不下 DDR-400, 理由是 DDR 的本質就是這麼糟的東西.

現在只有 8K D-cache 與 12K uOPs 那小的可憐的 L1 cache, Instruction-issue 光是餵飽那兩組 Fast-adder 就已經不夠了,不要說 HT 打開之後 super-pipeline 僅縮後會對 L1 造成多大的衝擊. 很早以前 xbitlabs 就測試過把 HT 打開後的影響,除了 M$SQL 以外全部都比單顆 CPU performance 更低, intel IDF-2002-10 更指出 HT 對 2/3 的遊戲會有反效果. 請問,連 intel 都不保證可以加速的東西, 這些網站要怎麼捧這個神主牌? Nehalem 會把 HyerThread 增加到四個 issue, L1 cache 預期也要增加到 4-issue per 1-cycle, 但 16k uOPs 跟 16K D-cache不變. 我等著看他被同時脈沒開 HT 的 P4 狂扁.

這隻羊實在太猛了!!

to Dianthusbam
那篇說"現在p4......."
關於現在p4開ht是什麼樣子,tecchannel已經測過了
至於未上市的p4 3.06G是什麼樣子,寫那信的人避而不談
開ht的是3.06g,不是"現在的p4"阿
就算B0也能開ht,intel也沒說過效能會進步阿!!
所以那整段話從頭到尾就沒有重點
那種文章看看就好.......笑笑就好