AVX：Introduction to Choosing MLC Capacitors for Bypass/Decoupling Applications
http://www.avxcorp.com/docs/techinfo/mlcbypas.pdf


基本上，簡單的電容模型常見為 C + ESR + ESL 串聯，在頻譜上一開始是電容性，之後轉為電感性。廠商為了讓電源的阻抗在標準以下，在版上大多會用低、中、高頻的電容，搭配 IC 基版上、IC 裡的電容，來達到一個頻率範圍下的電源阻抗要求。


不過，如果搭配的不好，在某些頻率會形成一個突起的 anti-resonance 點 (或稱 peak resonance)。若正好有頻率落於此，電源就會產生震盪。所以，選擇電源部分的電容規格是要特別注意的，由上述文件的圖 10，就可以發現若選的電容其 Q 值過高，雖然可以用較少的顆數便將阻抗壓低，但卻會造成一個較大的 peak。這點是現在越來越多廠商注意的地方。

大家都很利害!!最差的應該就是我了-_-!!
我連個 VGA 爆漿都送廠商那兒!!
不過前幾天把 ti-200 改成 quadro DCC!!
感覺 diy 的那種成就感不是金錢能比的!!
下次要是 MB 或 VGA 爆漿了就自己換個好一點的電容!!
來這兒果然能學不少東西!!

這種LOW ESL的MLCC目前大都使用在CPU上
沒錯,它的ESL確實很低
但是.一般的板廠會使用變更PCB的方式來克服
(怎麼變更,請看今年和去年初板子)
直接使用在板子上,我的觀察,對Vp-p並沒有很大的變化
(有的話,我早就擺個10~20顆)
也許是我沒有放對地方吧......最近比較懶惰^^

好像針的偏離主題.............不好意思^^

由 Q 的公式 [(L/C)^.5 / R] 來看，減低 ESL 可降低 Q，但低 ESR 會增加 Q。由此可知，雖然低 ESR 的確可以快速壓低阻抗，但過高的 Q 值會造成 peak，引發該頻率點的震盪，所以若設計者真的要用這樣的組合，就得用相對較高頻的電容去壓低那個 peak (前所提到的文章與圖)，依此類推...

所以，如果遇到對這個是有設計過的產品，自行修改規格，的確是要承受一點風險。

企鵝兄：

那如果自己打算惡搞，得要找low ESR、高頻又要夠強的，不就只有OS.........這樣似乎很貴...

小弟的上述表達不好甚至有誤 (用文字敘述有時候的確有點難)，重新說明目前看過的相關資料：

因為要在一個頻帶壓低阻抗，必須用不同電容來達成，低到高。若較低頻使用的 Q 值過高，之後便要更適當設計，以降低 resonance peak。但如果隨意替換，原廠商設計 (若真的有設計) 的搭配便會像走味的咖啡，可能本來中高頻電容要壓低阻抗的部位，換了電容後已經脫離要壓低的範圍，而要壓低阻抗的地方又沒被壓到，這時候就會有潛在的越改越不好的狀況。

所以低 ESR 算是個兩面刃，用的好很棒，用的不好，就會被傷到...

對對對.....一點都沒錯
還不是萬惡的I公司,做了一顆體質不好的CPU(不然怎麼會那麼熱)
要用很多電容來配合它,然後板廠又被OEM大廠拼命砍價格
板廠只好不斷的cost down

No! No! No!

是小弟理解能力太差。

看來我還是別惡搞手上的這張顯示卡。

原因是最近買了一張微星的G3Ti200，我一年前也買過一張。兩張相比，除了新買的這張少掉TV-out外，其餘layout一模一樣。但在電容就大大不同。原來晶片處的三顆電容全是OS-CON，RAM附近的兩組電源則是一顆OS-CON，配上兩顆SANYO，新買的這張則是晶片處的三顆OS-CON變成一顆NCC配上兩顆富士。RAM附近則少掉OS-CON，SANYO的也被換成一般的。

所以打算少掉OS-CON的部分拿兩顆丟上去。

這樣想想還是算了。

企鵝兄有建議嗎?

說真的，自己有能力銲與解銲，喪失保固也不是問題問題，手邊又有電容，那不試試好像是不可能的任務...

不過，國外很多人或廠商的確在研究高速/耗電IC的電源供應部分，但是否每個地方都這樣考慮會比較好，或者多慮了，這點不清楚所以不敢亂說...

撇開這個，個人認為版子上中頻的東西，MLCC 等這類的 SMD 應該是關鍵之一，而高頻的部分，純粹是各家IC廠商的設計功力/架構/成本考量囉...

所以，想換到可試試，以前的設計應該是不會考慮到這樣多吧~ 不太清楚 nv 的做法就是了... (沒看過他的 design guide 所以... )