明天要考試了~~
但是有很多的題目都不是很懂~~~
有人可以救救我嗎??
題目如下:
1.考慮一個假想的32位元微處理器,其具有32位元由二個欄位所構成的指令:第一位元組
包括運算碼,而其餘的位元組則包括立即的運算元或是運算元位址.

(a)直接可定址記憶體容量的最大值是多少?

(b)如果處理器具有下述功能的話,試討論對系統速度的衝擊.
1.一個32位元的本地位址匯流排和一個16位元的本地資料匯流排.或是
2.一個16位元的本地位址匯流排和一個16位元的本地資料匯流排.

(c)程式計數器(PC) 和 指令暫存器(IR) 需要多少位元數??
2. 考量一個假想的微處理器.可以產一個16位元位址(例如:假設式計數器
和位址暫存器的寬度是16位元),以及具有一個16位元資料匯流排.

(1)如果處理器與16位元記憶體相連接,則其可直接存取的最大記憶體位址空間是多少?

(2)如果處理器與8位元記憶體相連接,則其可直接存取的最大記憶體位址空間是多少?

(3)允許微處理器存取一個個別的輸入/出空間之結構特色為何?

(4)如果一個輸入和指令可以指定一個8位元的輸入/出埠之號碼,則微處理器可以支援多
少 8位元輸入/出埠,多少個16位元的輸入/出埠,試解釋之.

3.
考慮一個32位元的處理器,其具有一個16位元的外部資匯流排,8MHZ(頻率)的輸入時脈
.假設此微處理器的一個匯流排週期,且其最小週期=4個輸入週期,則此微處理器可支
援的最大資料轉移速率是多少? 而為了增加其性能,是否可將其外部的資料匯流排
擴充成32位元,或加倍支援微處理器之外部時脈以期待變得更好? 陳述你所定義的任
何假設,並且解釋說明之

4.
某一集合關聯快取記憶體是由64條線路且分割成四條路線之集合所組成,而主記憶體
則包含有4K的區塊,且每區塊有128個字組. 請說明主記憶體位址之格式

5.
考慮一個具有晶片內16K的位元組之四向集合關取式快取記憶體的32位元微處理器,假
設快取記憶體的線路尺寸為4個32位元的字組, 請繪出址快取記憶體組織之方塊圖,並
且說明如何利用不同的位址欄位,以決定快取記憶體之命中/失誤. 試問記憶體位置
ABDE8F8的字組是映射至快取記憶體中的何處??

6.
考慮一台具有2^16位元組主記憶體的機器,其可定址單位為位元組,區塊大小為8個位
元組. 假設其使用由32條線路所組成的直接映射快取記憶體.

a.16位元的記憶體位址如何區分成標號 ,線路號碼,以及位元組號嗎???

b.下列的位址將會儲存在哪些線路上??

0001 0001 0001 1011
1100 0011 0011 0100
1101 0000 0001 1101
1010 1010 1010 1010

c.假設位址位元組 00011010 00011010 儲存於快取記憶內,則伴隨它儲存位元組的
位址還有哪些?

d.為何在此快取記憶體中還要儲存標號??

7.
某電腦具有一顆快取記憶體,主記憶體以及一個用於虛擬記憶體的磁碟.若參考快取
記憶體中的一個字組,存取時間需要20ns.若該字組是位在主記憶體內而不是在快取
記憶體內,則需要花60ns時間將其載入至快取記憶體 內,而後需要同樣的存取時間.
若該字組不是位在主記憶體內,則又另外需12ms時間,將其從磁碟中擷取出來,而後
重覆上述的步驟.若快取記憶體的命中率為0.9而主記憶體命中率為0.6,則此系統中
存取一個指引到的字組其平均花費的時間為多少??