引用:
|
作者ianme
快取不就是為了提升效率?那麼增加way可以有效減少miss rate的機會，2-way跟8-way
的miss rate雖說相差不遠還是有差。再說若是過大，那會造成資料若是不同於記憶體裡面，假設較舊的時後，變成整個那一段都要提取進來，造成時間的浪費，只要用到其中一個卻提取一堆，相反的way數越多，做的其實不必那麼大，快取目的在於減少不必要的等待，在記憶體潛伏裡面去做快取的動作，需要的是快速也就是大量的頻寬跟資料的正確性，還有是否為最新的資料，大不見的就是好，若是L1越大就會提升效能那我相信要做大絕對不是難事，甚至可以挪用L2這部份來增加L1容量，太大會增加miss penalty並且造成低利用率。
我在看你貼的資料裡面找到：Also, larger caches are slower (bigger search space). 位於section 16.5第2段，接下來第3段可說是印證我的論點，大不見得比較好，他只告訴你小會比較慢，沒告訴你大會比較快。L1越...
|
我怎麼覺得看到另一個妞妞....
AMD 的 K8 說來的確也沒有什麼了不起, 只是做了一些小改進, 把一些看似沒什麼了不起的東西放進去, 如此而已罷了. 只是 Intel 在 Italium 跟 P4 繞太大的圈子了, Intel 自己大頭症發作, 以為自己想怎樣就怎樣, 不管業界的觀感跟想法, 自己挖坑自己跳, 有什麼好埋怨的!?
Rambus 花掉多少時間!?P4 跟 Italium 一直想把 x86 的 CISC 去掉, 去到最後, 還是走 P4-M 架構, 又花掉多少時間？
一進一退, 還說得出 K8 跟 P4 架構沒差？x86-64 指令集本來 Intel 最有機會主導, 現在卻是東施效顰, 搞得 EMT64 根本沒多大差別, 跟著人家的 x86-64 跑, 徒然讓人看笑話.
講一般的消費印象, K8 的熱量也大幅改善, dual core-3800+ 用原廠散熱器, 室溫 30, 待機40, 全速 50, 夠涼了, 也代表 K8 完全讓使用者改觀. 而用比較低的真實時脈, 就可以比更高時脈的 P4 達到更高的效能, 如果還可以說沒差別, 那不是自欺欺人!?
我不喜歡神話那一邊, 只是真的別不懂裝懂.