引用:
|
作者ianme
你確定P4走低效率路線....，還有時脈等於效能，就好比我說雞蛋你跟我說鴨蛋...還扯上外頻...我無言。講時脈就是指內頻，哪有人還要把它拆開來說的?
K8只不過就從P3架構去加強每一點，製程進步這樣而已，設計??你能拿出怎樣的設計，大家都是這樣設計，不是全軟全硬那不然就是各來一部份。不要拿出一堆好像很專業的東西，superscaler是什麼你清楚嗎?不就是再度將單一個單元用pipeline而已。pipeline數量??
有什麼東西可以證明P4分支預測常常錯誤，還有Sisoftsandra裡面，P4並沒有佔到多少優勢，很多時候測出來都比較低，同一級產品底下。NetBurst架構底下，並不是效率不彰的問題，是在於根本不需要那麼多級指令就結束了，這跟效率不彰不能完全混為一談。至於預測錯誤我認為Intel在這上面下了長足苦工，光看L1設計就可見一般。
|
看了前面你的一些討論
您應該也有接觸過微處理機之類的課程或是書籍
不過您這篇的論點錯誤太多了
k8和P3的架構根本就是兩回事,不知道您扯在一起幹麻
如果您把P3改成k7..那好像就對了
前面j大並不是說P4分支預測常常錯誤
他是說在分之錯誤時P4要付出的代價遠大於k8/k7/P-M等cpu
事實上prescott的分支預測應是目前x86 cpu之冠(達96%~97%之譜,k8約94%)
我已忘記連結了
至於isoftsandra你一定沒仔細看
開了HT的P4簡直無敵
不開HT的P4跟賽揚跑出來的成績一樣
所以基本上isoftsandra並不能拿來當效能標竿
P4的L1設計是針對Netbrust架構去設計的
且前面有人拿P4和k8在比L1的大小..那真是大錯特錯
P4的L1單位和P-M/k8大不相同
不知道那些人是怎樣去計算P4 L1的大小的@@
基本上intel並沒有公佈
不知道我在說啥的請看以下連結
http://www.big5.tomshardware.com/article_000030507.html