引用:
|
作者ianme
你確定P4走低效率路線....，還有時脈等於效能，就好比我說雞蛋你跟我說鴨蛋...還扯上外頻...我無言。講時脈就是指內頻，哪有人還要把它拆開來說的?
K8只不過就從P3架構去加強每一點，製程進步這樣而已，設計??你能拿出怎樣的設計，大家都是這樣設計，不是全軟全硬那不然就是各來一部份。不要拿出一堆好像很專業的東西，superscaler是什麼你清楚嗎?不就是再度將單一個單元用pipeline而已。pipeline數量??
有什麼東西可以證明P4分支預測常常錯誤，還有Sisoftsandra裡面，P4並沒有佔到多少優勢，很多時候測出來都比較低，同一級產品底下。NetBurst架構底下，並不是效率不彰的問題，是在於根本不需要那麼多級指令就結束了，這跟效率不彰不能完全混為一談。至於預測錯誤我認為Intel在這上面下了長足苦工，光看L1設計就可見一般。
|
時脈與效能的觀念，建議你在多看幾遍我講的，看不懂可以問，不要看不懂就否認，也可以用 google 找資料，有許多可以找。
http://arstechnica.com/articles/paedia/cpu.ars
http://www.aceshardware.com/list.jsp?id=4
http://www.chip-architect.com/
http://www.realworldtech.com/index.cfm
k8 與 k3 架構是兩回事，k8 是改進 k7 架構，我只能說你的觀念有許多問題，感覺是拼湊而成，有許多錯誤要花多時間跟你解釋，我當然知道什麼是 superscaler，不懂的是你，我可以建議你一些不錯的網站，像是 Ace's hardware, Tech Report, Ars Technica，多看看對你會有幫助。
superscaler 中文譯名是超純量，其實就是使用多條 pipeline 來 "序列化" 執行指令，所以是 ILP (Instruction Level Parallelism)，而早期 IBM 最早做出 out-of-order execution，因為 RISC 觀念是 IBM 發明的，其他廠商設計成較簡單的 In-order execution 設計。
pipeline 就像生產線觀念一樣，打指令拆成許多細部動作，是 RISC 觀念下的產物，使得平均一個週期發出一個指令(實際上還是花了需多 cycle)。
分支預測錯誤不是 p4 獨有的，是有分支預測單元的 cpu 都會遇到的，只是 p4 太長的 pipeline 造成性能損失(Misprediction Penalty) 比其他 cpu 都大太多了，而分支預測錯誤與 L1 cache 是毫無關係的。更不是什麼不需要那麼多級的想法，我想我舉得網站上都有許多討論，請自行看看吧!!
p4 能在簡單的並可平行的運算上性能勝過 k8/pm，或是像是 FFT,DCT,matrix 這種運算，不管資料怎麼變，演算法與程式的流程的一樣，大大減少分支預測錯誤的發生，但是一扯到複雜的運算，或與資料相依等，因為 Misprediction Penalty 太高，導致性能大降。這就是為什麼 p4 在 AI(alpha-beta search)、compiler(hash table、parsing、 finite-state-machine)、database/web server 等上表現不佳的原因。