引用:
|
作者Adsmt
如果你把 L3 和 L1 相提並論，那就大錯特錯了。
AMD 系列之所以能以低時脈打 Intel 的高時脈，最大的原因就是因為它的 L1 cache 遠比 P4 大，不然你以為時脈低效能高的原因是什麼？
所以 Intel 的 Pentium M 在沒有改變太多架構的情況下，把 L1 加大（雖然 L2 也加大了，但我們在 P4 EE, P4 E 上看到 L2, L3 的增大對效能的增加並不是說非常顯著），也馬上在低時脈顯現強大的效能。
有關 L1, L2(or L3) 之間的差別，在此我不想再累述，有興趣的可以用 google 找找相關資料。大家都在談時脈和 L2, L3 的大小，卻忽略了 L1 比起 L2, L3 還重要多了！
|
這樣的說法蠻奇怪的...P4跟K7（包括其他X86處理器）
在L1的設計上本來就是不同的
P4的L1是trace cache，存放的並不是原始的X86指令
而是經Oprator轉換後類似risc的指令，他本來就不需要很大
但是卻需要相當快，過大的trace cache反而會降低搜尋速度
因為這是decode後的指令，命中率也就相當的高
假如加大P4的L1就可以輕易提升效能的話，Intel怎麼會不做？
而L2快取上面，兩家的設計是類似的，頻寬也許有差別
但是作用是一樣。所以L2快取的大小，兩家沒有什麼級數上不同
Intel在Server的處理器上，或許會加入更大的L2或L3
那是因為Server用途的需求，Intel的UMA記憶體的架構
對system bus的負載本來就比較不利，這是為何他的Server處理器
會加上比較大的L2快取，或更大的L3快取的原因