作者Adsmt

　　你這裡講怪怪的，管線效率和 compiler 有很大的關係吧。也就是指令順序對管線的效率有很大的影響。一個最佳化過的 compiler 和沒有最佳化的效能可以差好幾倍。你把軟體層次的東西拿來比硬體，似乎不太恰當。
　　現在的 CPU 架構(Intel & AMD), L1 是 designed in core, 接在 pipeline 之後，對 L1 的 access 有極低的 latency, 因此 access time 也遠比 L2, L3 來得快得多。這也是 L1 大小對效能影響極大的原因。當然 designed in core 的 L1 愈大，會使得時脈提升愈不易。