引用:
|
作者aegis43210
只要不要太貪心，把晶體管微縮的太多，或是做一個3平方公分的以上大晶片。
良率就不會是太大的問題，不過不知道當時hd4770的漏電問題會不會再發生。
|
電晶體能做到多小是看晶圓廠給的設計規範去畫的(所以之前i社搞出3D晶體時台積電會說暫時無法施行，要他們先放設計環境資料後IC設計廠才能確定怎麼做，可以做多小)
一顆晶片能做多大端看光罩的尺寸限制，印象裡極限是600多mm2左右，實際良率還要看內容設計而定，視圖案成形的複雜性跟某些曝光成形的限制而無法精準預期，像RV系列裡就有一些是刻意做出冗餘單元的設計，去配合初期製程試作評估的缺陷比例來提高良率，至於是不是漏電會高於預期?
如果設計上沒問題，那就是提供設計規劃的晶圓廠假報設計環境數據的可能(當初台積電的40nm就可能存在此問題)