瀏覽單個文章
kqalea
Major Member
 

加入日期: Dec 2004
文章: 131
引用:
作者Angel13
Intel的10~11nm疊到5層去製做
那成本跟產出時間會拉到一個恐怖的境界

石墨烯是速度超快....但問題也一堆
但還用不上

TSV堆疊還是比較府合現在迫切的需求
但這又牽連到晶圓級封裝堆疊技術....(TSMC的TSV指標就是ARM處理器)


TSV 疊個五層就很了不起了,電也省不到哪裡去

還是3-D IC 能有效在製程不變下增加密度改善耗電(不是3D package)

見wiki page
http://en.wikipedia.org/wiki/Three-...egrated_circuit
舊 2011-04-06, 01:41 PM #36
回應時引用此文章
kqalea離線中