|
Master Member
|
引用:
印象中PATA﹝IDE﹞有個限制，就是不同速度裝置串一起時，
例如分別是ATA66跟ATA133，當兩個裝置要一起動作時，
只能以ATA66速度運作，也就是快的必須降速，與慢的同步，
這對buffer的表現影響較多吧
|
沒錯都對! 
不過這是過去的晶片組的小問題
在P III末期的INTEL 815晶片組(南橋是ICH2.....好像是  )跟VIA 686B就沒這問題了
__________________
History doesn’t repeat itself, but it does rhyme
暫離.....
|