2.40
SL67R SL65R B0 0F24h 512K 70 57.8 1E -2, 3, 4,6
SL65R SL65R B0 0F24h 512K 70 57.8 1E -2, 3, 4,6
SL68T SL66T B0 0F24h 512K 70 57.8 1E -2, 3, 4,6
SL66T SL66T B0 0F24h 512K 70 57.8 1E -2, 3, 4,6
SL6E9 SL6GS C1 0F27h 512K 71 59.8 37- 2, 3, 4,6
SL6GS SL6GS C1 0F27h 512K 71 59.8 37 -2, 3, 4,6
2.40B
SL684 SL67Z B0 0F24h 512K 70 57.8 1E -2, 4, 6,7
SL67Z SL67Z B0 0F24h 512K 70 57.8 1E -2, 4, 6,7
SL6EU SL6D7 B0 0F24h 512K 70 57.8 1E -2, 4, 6,7
SL6EF SL6DV C1 0F27h 512K 71 59.8 37- 2, 4, 6,7
SL6DV SL6DV C1 0F27h 512K 71 59.8 37 -2, 4, 6,7
SL6QP SL6PM D1 0F29h 512K 74 66.2 17 -2, 4, 6,7
2.40C
SL6WR SL6WF D1 0F29h 512K 74 66.2 17 -2, 4, 6,8
SL6Z3 SL6Z3 M0 0F25h 512K 72 74.5 15- 2,4,6,8
2.40A
SL7E8 SL7E8 C0 0F33h 1M Note 10 89.0 05 -2,4,8,10
SL7FY SL7FY C0 0F33h 1M Note 10 89.0 05 -2,4,8,10
SL7YP SL7YP D0 0F33h 1M Note 10 89.0 05 -2,4,7,10
SL88F SL88F E0 0F41h 1M Note 10 89.0 05 -2,4,7,10
1.這個處理器是以 Interposer(OOI) 的 423 針腳封裝。
2.這個處理器是採用 478 針腳的「覆晶腳柵陣列」(FC-PGA2) 封裝。
3.這個處理器使用實體訊號方案，它可以在 100 MHz 時脈的匯流排上，傳輸四倍的資料，以及使 用 可支持 400 MHz 資料傳輸的緩衝方案。
4.這個處理器的 L2 快取記憶體有 4GB 的位址範圍，並支援 ECC。
5.這個處理器是採用 0.18 微米製程技術。
6.這個處理器是採用 0.13 微米製程技術。
7.這個處理器使用實體訊號方案，它可以在 133 MHz 時脈的匯流排上，傳輸四倍的資料，以及使用可支持 533 MHz 資料傳輸的緩衝方案。
8.這個處理器使用實體訊號方案，它可以在 200 MHz 時脈的匯流排上，傳輸四倍的資料，以及使用可支持 800 MHz 資料傳輸的緩衝方案。
9.請參閱 http://developer.intel.com/design/P...cumentation.htm 的資料表
10.這個處理器是採用 90 奈米製程技術。