瀏覽單個文章
will0227
Golden Member
 

加入日期: Oct 2001
您的住址: 秘密
文章: 2,604
第二點錯很大,第二點應該是共用快取可以省掉快去同步的步驟進而提升效能,P-D各自擁有快取但快取內容需一致,兩顆CPU又是透過前端匯流排連接的,會造成前端匯流排頻寬嚴重不足(記憶體要用,CPU要用,快取同步也要用),別問我為什麼雙CPU快取內容一定要一樣,自己去查
引用:
作者jodenh
架構的不同!!

製成:
P-D-90奈米製成
C2D-65奈米製成

快取L2:
P-D:快取L2是分開個別CPU所有
C2D:快取L2是共用的(好處是1個CPU用不到的L2,另一個CPU還能拿來用)

電源功耗:
P-D為130W
C2D降為65W


-------------------------------------------------------------------------------------------------------------
C2D還有五大技術的改良:
Intel wide Dynamic Execution:
提供了讓每個時脈週期能執行更多指令,藉以提高運算與電源使用效益。每個執行核心皆配置更寬的傳輸通道,讓每核心運用高效率的14岔管線,同時執行4個完整的指令。
Intel Intelligent Power Capability:
提供了透過智慧型判斷功能,只在有需要時才向邏輯子系統提供電力,藉此進一步降低功耗。
Intel Advanced Smart Cache:
提供了包含一個共用式L2快取,當某個核心在閒置狀態時,另一個核心能使用整個快取...
舊 2007-01-26, 02:24 AM #5
回應時引用此文章
will0227離線中