共用同一個BUS, clock應該只有一種速度, 應該沒有做到dynamic change,
所以頻率會取最慢的速度, 以上是我的認知, 錯誤的話還請指正.
不然就是Master, Slave的clock是個別分開的.
或是ATA33到ATA100並不是靠提升clock速度來提高頻寬.