瀏覽單個文章
chaotommy
Elite Member
 

加入日期: Mar 2003
您的住址: Vancouver, Canada
文章: 15,006
引用:
作者benison868
謝謝大大 這些網址我都有阿!!雖然都是英文
我主要是要知道記憶體模組廠商 他們所採用的顆粒 在他們的產品上的數據
要他們給我的原廠數據 才是我要的歐
我哪知道哪個廠商哪個系列 有用到哪些顆粒
這要記憶體模組廠 才知道吧
你參考一下這網址(雖然不是粉完美 可是不錯了)
芝奇的網頁
http://www.gskill.com/tc/f1-3200dsu2la.html
像他這樣PO就對了 (這才叫完整資訊吧 希望各記憶體模組廠能效仿)
規格 :

* 包裝 : 512MB kit (2x256MB) 1024MB kit (2x512MB) 雙通道
* IC 顆粒 : Samsung TCCD
* CAS 延遲時間 : 2-2-2-5 (PC3200) / 3-4-4-8 (PC4800)
* 測試電壓 : 2.7~2.9 V
* PCB 板 : 6 層 PCB
* 速度 : DDR 400 MHz (PC3200) / DDR 600 MHz (PC4800)
* 腳位 : 184-pin DDR SDRAM
* 錯誤偵測 : Non-ECC
* Registered/Unbuffered : Unbuffered
* 品質控制 : 以雙通...



Adata

適用機型:桌上型個人電腦適用
容量選擇:128MB / 256MB / 512MB / 1GB
顆粒規格:16x16、32x8、32x16、64x8 DDR顆粒
模組規格:184 pin針腳,六層電路板,30毫米鍍金手指
CL值:2.5 / 3
工作電壓:2.6 +/- 0.1V
保固期限:終身保固(限台灣地區販售品)

Adata記憶體顆粒表
http://www.adata.com.tw/tw/products-d-ic.htm

Apacer

PC3200
240pin Reg DIMM
256MB/512MB/1GB/2GB
×72bit,FBGA
1.8V CL4


Kingmax

· Performance range - 166MHz / 200MHz (6ns / 5ns@CL=2.5)
         217MHZ (4.6ns@CL=3)
· Double-data-rate architecture; two data transfers per clock cycle
· Bi-directional data strobe (DQS)
· Differential clock inputs (CK and CK#)
· DLL aligns DQ and DQS transition with CK transition
· Auto & self refresh capability (8192 Cycles / 64ms)
· Programmable Read latency 2.5 (clock)
· Programmable Burst length (2, 4, 8)
· Programmable Burst type (Sequential & Interleave)
· Edge aligned data output, center aligned data input
· Serial presence detect with EEPROM
· Power supply - VDD: 2.5V±0.2V(for DDR333)
       VDD: 2.6V±0.1V(for DDR400/433)



KingSton

*PDF


gskill.com

別一直把他拿出來當盾牌
他靠賣什麼出名的?
他要是沒這樣搞別人會去買他的產品﹖
每個公司的產品都一定的使用者 每個都不一樣
舊 2005-05-30, 03:35 AM #43
回應時引用此文章
chaotommy離線中