您可以參考 Ars Technica 與 Real World Technologies 上可能有吧!
不過這應該是計算機組織那本白皮有算盤的那本教科書內容。
老實講，你對 pipeline 有很大的誤解，對於 cache 也是。
另外 pipeline 如果沒有遇到分支，是可以不會發生錯誤的，也就是說管線不會被清空。
另外如果遇到 L1/L2 cache missing，管線就必須被空下來，等待資料從下一層快取取回，甚至從記憶體，通常都要數百到數千個 cycle。