引用:
|
作者alience
我想你應該不是念IC設計或是相關的
IC設計時本來就會把功耗考慮進去了
怎麼有可能說在IC設計上考量,就看不到後面的漏電流問題??
當然實做上時可能會遇到更多問題
再來我問你個問題
每當製程縮小時,
電晶體上都越來越多,但是除了prescott之外
哪一次的功耗上升了??
理論歸理論,製程縮小導致漏電流,真的是關鍵??
你的第一段基本上從Banis到Dothan
從130nm k8到90nm k8已經解答的很清楚了
更小的面積下有相同或是更多的電晶體
功耗卻不升反降
如何??漏電越漏越小是吧??
我想..我們前面幾個在一直討論的東西你都沒有看清楚呀
你的文章中指出的一堆問題..前面都解釋很多遍了
正例反例也很多了..難道你只看一篇文章??
|
沒有人跟你說「漏電越漏越小」，你自已想的吧~
我也已經寫的很清楚了，為什麼電路設計能降低功耗，其中一個因素不就是改善了漏電~
不同架構不同技術的東西你也能拿來比，然後就從表面數據結論漏電流不算什麼~
[
沒有人否定電路設計的價值與功勞，只是你一直在否定半導體技術中應有的觀念而已] ~
我也知道IC設計時本來就會把功耗考慮進去了，但是不是主要考量才是重點~
我念電子~走積體電路方面，設計與製程都要學，但專題的關係所以比較專半導體~
我學長就是在做原件漏電方面的，現在已畢業也在業界找到不錯的工作了~
同學大多是走CAD方面的，學校老師也以CAD為大宗，只是強且年輕的都一直跳槽~
剛好很幸運有被教到(然後就被挖走了)