引用:
|
作者雲影
製程縮小的好處是可以降低供電電壓...降低供電電壓是降低功耗的有效方法之一...
但是...影響功耗的因素很多...ex:時脈提高，晶片的功耗就會增加、電晶體數量
另外...電壓再低也有極限...所以這個問題在製程越小會越明顯(為塞更多電晶體、拉高頻率但是電壓卻不能再降了)
說到翻新整個設計...這成本太高了 
反正到下一代產品再做就好了 
用High-K取代SiO2難度頗高(現在的熱門是Ge  )...
至於High-K能不能有效解決I老大目前的窘境...等實物出來就知道了(07年...還要好久 ) 
漏電的問題在蠻久以前就有人提出了...不是最近才有的...只是到現在問題比較明顯
而且這個不只是I老大想要解決的問題∼各家都在想辦法解決
像SOI跟DSL就是針對這個問題提出解決的方法... |
就我的認知上及和一些交大電子所的朋友討論結果
SOI是偏向針對露電流的解決方案
DSL或是strain-silicon的技術卻是偏向時脈最佳化的解決方案
當這些東西用在一起時
效應異常複雜..我也非專精這個方向..所以只是大致上了解一些
但是我從來不知道DSL或是strain-silicon竟可以抑制漏電流@@
希望有專精的人提出更好的詮釋
為什麼我跟Jasonyang大會比較不偏向漏電之說
因為prescott是個特例..非常反常的特例
且之前intel有承認其prescott有"設計"上的問題
而非90nm的問題
其實intel的90nm製程控制漏電流做的非常好
有機會去翻翻ACE之前的一篇對IBM,intel的90nm評論便可知
只是自從對岸如HKEPC的一些兩光消息出來後
大家就對90nm的漏電流有很大的恐慌..甚至一度懷疑k8也會栽在這上面
所以我前面才會說還在整天把漏電流當做90nm的原罪的
很可能是被intel或是對岸一些報導所誤導
基本上漏電流確實是高熱的元兇
但是導致大量漏電流的卻是IC本身設計問題所導致