我認為電壓很難在降下去了，在 single-end 的設計上，0.8v 已經不容易了，因為雜訊相較 0.8v 已經很大了，power supply 要維持低漣波也很困難。
我在想能不能像 bus 一樣使用差動式的方式來判斷 0 與 1，不是 single-end，因而能使用更低的電壓，利用差動但目前還看不到這樣的設計，不知道是不是太複雜，或是很難實現甚至根本不可能做出來，應該不會是沒有人想到才是。

另外一提，漏電流的問題的確早就有了(也不是突然在 prescott 上出現的!!! 事情要從兩方面想啊!!! 更不是只在 prescott 與其相同設計的 core 上特別嚴重啊!!!)，各家廠商也早在想辦法解決了，當然也包括 intel，總不會自己的 p4 prescott 特別嚴重，同樣90nm 製程自家的 p-m dothan 與 itanic2 Montecito (還dual-core, 2-thread, 24MB L3) 等等，相較於 .13um 產品沒那麼誇張的功耗暴增吧!!! 更遑論其他廠商與其產品也沒有那麼嚴重的功耗上升現象(幾乎都下降了)，尤其是 cell 這個按期說法應該最耗電的產品。