我想你誤解我的意思了吧~intel是不是找藉口關我什麼事~我沒必要多嘴~
我完全是以半導體發展的角度切入，所以看到的是根源~也就是漏電，並沒有被intel侷限什麼~
你的看法是從IC設計的角度來看，你所看到的當然是如何靠電路上的設計來避免半導體領域中尚未克服的問題~但不管怎麼設計，總會有個極限吧~
另外，我也沒有intel或AMD情節。所以不想筆戰，只是交換一下心得而已~
而dothan的節電設計不就是為了迴避漏電所造成的問題嗎???
當然，以現今的製程及電晶體數量來說，節電技術還很夠用~但再怎麼節電的設計還是會有一部份區塊電路要動作吧，而且，現在節電技術也只是暫時克服功耗問題而已，若不重視漏電問題，在過幾年，電晶體數量又變多製程又再度微縮後，量子效應會愈明顯，漏電問題還是會再浮現的，到時候還是會變嗔火龍~
還有P-4是桌上型，P-M定位在移動型的市場，不能單單因為P-4沒有這些節電技術就認定是intel設計有問題~市場定位不同，兩者架構也差很多，要在prescott核心實現節能技術是很困難的(雖沒有不可能，時間長短罷了)~
若漏電的問題如果還是一直解決(根治)不了，未來當然也會把這些節能技術搬到桌上型的來，但這只能暫時解決而已~