這跟被intel誤導有什麼關係呀~我看不出來耶~ 不知你指的誤導是指什麼~
你說這是設計差別，你說得沒有錯，這點是可以確定的~而我也並沒有說從設計上下手有什麼錯~但並非你說的設計是主要，漏電是次要的說法~漏電不是次要，是根本，問題的根源~
只說設計，但為什麼要這樣設計，根本原因還不是因為漏電問題~光說設計有點太籠統了呀??
不管是intel、AMD，或其它的半導體廠或IC設計公司都會遇到這個問題，但各有各的解決方法(我是指從半導體的角度或IC設計的角度來看)。
我前面也有寫，要達成低功耗的設計，有很大部份都會採用減少電晶體數的方向(但也不是絕對，這是其中一種方式)∼為什麼，主要就是因為要解決電晶體漏電問題∼
所以設計不是根本，是手段，是要減少或避免，因為所有設計都是為了能盡量避免掉這個問題(因為漏電問題佔了功耗的很大一部份)∼
Dothan之所以功耗低，那是因為它會動態關閉一些沒使用到的電路區塊~這招是VIA常用的招術，也很有效。也就是說Dothan核心是利用一些方法避免掉而已~但也加深了電路設計的困難度。
小結一下，Prescott核心確實是因為漏電問題是沒有錯的~你要說intel是設計不良也是沒錯(從IC設計的角度來看)~但那高達20階的極複雜的管線電路，要用這種動態關閉法來降低功耗困難度非常高，不是說設計就能設計出來的~對IC設計公司來說，時間就是金錢~

而Dothan是靠了些手段降低了功耗，但這是暫時的呀~隨著製程愈來愈小，量子效應會愈來愈明顯，漏電流就愈來愈大~且縮小製程就是為了在相同面積下塞入更多電晶體，到時還是會遇到瓶頸~要不然為什麼intel、AMD及其他半導體產業相關的公司都在爭相發表能克制漏電流的技術，因為大家都知道這問題必定會再遇到的~

PS:不想造成筆戰~大家互相交流一下~
總之~樓主提的是一個很好的問題~