作者FabioNX

這家公司給我的感覺就是他的企業文化很投機

之前最糟糕的重大產品缺失應該就是他的PCI Bus控制器設計出錯 導致PCI的作業嚴重失常
下列現象是我觀察到的
PCI Bus Latency Timer 是一個參數 告訴PCI裝置當有其他裝置要求使用pci匯流排時目前使用PCI的裝置要在多久的時間內釋放PCI Bus的控制權. 普通的設定是32-64 Bus Cycles.
他通常只對pci匯流排的傳輸效率有輕微的影響 因為他間接定義了在固定時間內可以發生多少次的控制權切換
在所有其他的晶片組上 加大這個參數會讓PCI Bus 的效率些微提升 但是假如你在VIA的早期的晶片組上增加這個數值卻會讓PCI的傳輸速率大為跌落. 我曾經嘗試把該數值加到128 (在VIA晶片組的預設為8) 結果我的Promise Ultra66的介面傳輸速率竟然由56MB/s 跌到21MB/s 讓我大吃一驚.
後來網路上這件事情在2001/2002年的時候炒得很大 有個網站用功也檢波器測量發現真正的原...