您說的沒錯,這裡指的"bit time"是指一個數位邏輯去latch一個狀態到可以去latch下一個狀態所需的時間,單位是時間,幾個bit的寬度都無所謂,當然也是指1個bit寬度的匯流排傳1個bit的時間.一個66Mhz的AGP1X的一個bit time是15ns,可以傳32bit的資料,一個66Mhz的AGP2X的一個bit time是7.5ns,可以傳32bit的資料......依此類推,我講的是整個匯流排,在這段時間內總共可以丟多少東西出去.

AGP在發request給北橋到北橋回第一筆資料給AGP的時間就是AGP卡在跑AGP cycle時的最主要的latency,一般DRAM controller沒有在做別事的話10個AGP clk內一定會把第一筆資料送回給AGP卡,卡夠力的話可以一直burst下去,DRAM也沒事一直回資料給卡,那頻寬就很接近理論值了!但是沒有這樣的AP會叫卡去幹這種事(除非是卡本身的測試程式有可能會這樣惡搞),所以您的想法就是我要表達的,就是一個效率的問題,現在的卡與現在的AP在操AGP BUS這方面還看不太出來與PCI-E有多大的差異,誠如您說,"有效資料"在不同protocoal的是不一樣的,所以這就是Intel為何要說3.5倍這個數字,因為這不僅跟protocoal有關,卡的burst能力有關(當然Driver有很大的影響),跟AP也有關,因為PCI-E這種Packet Base的Transaction,每個layer都加了一堆header,CRC等等甚至8b/10b,而每個request還不一定一樣長,所以很難去算的精準.之前有人回應舉了AGP卡上面的記憶體是多快,孰不知那是指burst下的理想值,事實上那種顆粒的latency是很大的,要靠一些interleave與加大寬度之類的方式來減低.....離題太遠了!我今天會跳進來是因為,原始爭議點頻寬跟快是不一樣的,這點要講清楚,至於頻寬要去如何界定,那是見仁見智,也可以是廣告詞.