轉自
WWW.PCPOP.COM
根據Silicon Investor網站報道，在Intel首款支援64位運算的Nocona Xeon處理器的勘誤表中，一處BUG顯示Nocona並不能實現40位元物理定址，而只能實現36位元物理定址。
勘誤表中第23處錯誤描述爲，CPUID指令函數80000008H返回的位址大小爲40位，而該數值並不正確，實際上物理定址僅爲36位元。
但是在查看EM64T技術記憶體管理手冊第一頁時發現，這裏有很多處文字涉及到了40位元的物理定址能力，而這些都是急需待修正的。
另外比較搞笑的是，在EM64T PDF手冊中，其中某些段落和AMD64技術手冊如出一轍，一字不差，例如下面這段介紹：
“1-21 64-Bit Extension Technology Software Developer’s Guide, Volume 1 of ...
1.6.5.2. PAGING DATA STRUCTURES
The 64-bit extensions architecture expands physical address extension (PAE) paging structures to potentially support mapping a 64-bit linear address into a 52-bit physical address. In the first implementation of the 64-bit extension technology, PAE paging structures are extended to support translation of a 48-bit linear address into a 40-bit physical address.”
而以上這些描述對於Nocona來講根本不正確，該網站認爲，Intel只是盲目的抄襲AMD的文件。該文件中所描述的40位元物理定址僅僅在AMD64處理器中適用，而在Nocona中根本不存在。
INTEL
