引用:
Originally posted by xiemark
光切PIPELINE，是一種最差勁的設計。
CLOCK可以增加，但是latency增長。
因此必須重新更改設計的架構才行。
由此可以知道Intel在製程勝過AMD，但是設計功力遠遜AMD。
~~
|
這話會不會說得太武斷一些
AMD 在 K7 未推出前還不是被 intel 打得很慘?
(我不太確定的是, 若 Dirk Mayer 未加入AMD, 帶入 DEC ALPHA 的技術
AMD 自立研發, 有辦法推出 K7-like 的產品嗎？)
難道 P4 只是把 P3 的 microarchitecture 重切 pileline 嗎？
光憑半導體先進製程就可以撐起爛架構？