目前DDR500參數大約只能2.5-4-4-7，更差一點的要CL3才能穩定運作，只能說500只比400多100MHz但是參數的延遲吃掉了這100MHz還不夠，若能把記憶體時脈再拉高一點或許就能彌補一些參數延遲的損失，以下補上一組DDR538的數據，不過很可惜的這樣的時脈以CL2.5-4-4-7無法跑完嚴苛的SuperPi 32M，只好把參數調為最慢的CL3-4-4-8~~，來看看表現如何？
註 1：為了讓CPU時脈同樣跑3.5G，外頻稍微拉高到269，此時記憶體跑1:1也就是538
註 2：數據可能無法直接與之前的三組一起比較，不過可以由此來推測→同外頻同CPU時脈下，DDR拉到540 CL2.5-4-4-7甚至更高才能與DDR400 CL2-2-2-5相抗衡，當然假如能找到DDR500可CL2穩定運作的模組，就不用超的這麼辛苦！

此時Super Pi 32M跑了36分12秒，成績已經相當接近DDR400 CL2-2-2-5的36分05秒，參數若能上2.5-4-4-7就會打平或超越了。
269x13 3.5GHz DDR538 CL3-4-4-8