P2 ... L2 cache 與 die 分開,跑 CPU 頻率的半速
P3 則是整合於 die 中 , 與 CPU 同頻率