由 Q 的公式 [(L/C)^.5 / R] 來看，減低 ESL 可降低 Q，但低 ESR 會增加 Q。由此可知，雖然低 ESR 的確可以快速壓低阻抗，但過高的 Q 值會造成 peak，引發該頻率點的震盪，所以若設計者真的要用這樣的組合，就得用相對較高頻的電容去壓低那個 peak (前所提到的文章與圖)，依此類推...

所以，如果遇到對這個是有設計過的產品，自行修改規格，的確是要承受一點風險。