偶們平常都直接稱呼下面那一層為 p well, p substrate,
或者 p-epi 的說,
而且也比較偏重在 schematic 的部分,
畢竟這部分要先完成才能 layout.
數位電路的部分反而更少有提到有關晶片的製造過程,
L被限制成最短的長度,
所以 layout 也沒什麼變化,
反而是類比電路的 layout 是有很多怪形狀,
而且電路的對稱也比較重要,
才有提到晶片製造過程,
一般偶們也很少去計較晶圓有多大,
反正偶們做出來的晶片是不可能比那還大的..
偶們通常只在乎偶們設計的電路所佔的大小而已,
以學生而言一片 tiny chip (1.5um 約 2mm 大小) 的大小就差不多了說,
(因為 MOSIS 有提供教學的免費服務)
大學偶是已經畢業了, 現在混研究所,
越廿覺得懂的越少.... 不爽說..