看了您這番精闢的見解..小弟知道...剛剛打的字大概是白打了
因為從頭到尾您大概並不太知道我在說什麼吧....那我現在只好..繼續打字吧

一般的主機板,通常只有一組pci interface,早期的南北橋架構
就是用pci bridge作為南北橋通道,南橋就好像其中一個pci device
其所有的pci add on card都是共同存在這個bridge上
甚至isa bus,其實一樣有pci-isa bridge,他的Top Side仍是這組pci interface
一組pci interface作為fan out下所有device共同的通道
而一組33mhz 32bit的pci bus,他的頻寬就是133mbps,不管他有幾張卡
是所有的device包含南橋一起共享這個通道跟頻寬,早期這個問題不大
133mbps是可以滿足各式各樣的要求的,後來顯示卡出現一個問題
3D的進步我們開始希望顯示卡有比較快的通道,因此我們設計了一個agp
把他放在北橋上,骨子裡agp仍就是pci protocoal,但他是一個獨立的通道
agp device是不用跟其他pci device共享這頻寬的,這就解決了問題

然後新的問題產生了,硬碟越來越快,兩個ata66的介面,就已經吃掉133mbps
當然...當時的硬碟還沒有那麼快,但是我們可以預知,這是未來會碰到的問題
南橋本身內建的ata66可能會吃掉極多的頻寬,讓其他pci device受影響
所以Intel從BX是最後一顆南北橋架構的晶片組後,他推出了Intel 810
i810把schema做了新的調整,他放棄用pci bridge作為南北橋通道的方式
他用他自己的Hub Link把南北橋相連,當時的Hl 1.5可以有266mbps的頻寬
然後我們把pci從北橋搬到南橋上,所有的pci device是連接南橋的arbiter
這樣的情況做了轉變,從前是南橋跟所有的pci device共用一個133mbps的bus
現在的情況是所有的pci device共用一個133mbps bus
然後pci interface再跟南橋共用一個266mbps的bus

Hl 1.5的效率好不好..老實說,推出時反應並不好,他的latancy太高了
pci device經過的東西又太多了...那有沒有其他的解決方式?有的
事實上很簡單,只要把原本南北橋的pci interface改成64bit就可以了
我們可以看到AMD的762就採用這樣的作法,但是這樣也有缺點的
64bit pci的接角太多了,佈線太複雜,成本太貴,額外拉出64bit pci bus雖然不錯
但是這在server上很好,問題一般家用辦公室這又不實用
所以我們可以看到762是相當龐大的東西,因為ev6 smp的點對點已經夠複雜了
還加各64bit pci interface..真是雪上加霜,不過..這一段是題外話

VIA或SIS推出的V-Link事實上是跟Intel一樣的solution
假如要畫mb schema跟block diagram他們也都差不多的格局
只不過他們又有各自的protocoal,宣稱有更高的頻寬罷了
這也是宣布,從此之後各家南北橋走上各自專屬通道,不再能任意搭配了

好了..這樣回到您的問題
"然而當你raid0 x4"
" usb2.0x?"
" ieee 1394 一起來呢？？ "
當他們一起來的時候,假如這些裝置他們都是pci device
很抱歉..不論哪一種南北橋相連架構,大家先去擠那個133mbps的pci吧
不管你的raid卡接了多少硬碟,不管你用幾張gigabit網卡做load balance
你的頻寬絕對不會超過133mbps,這樣你的南北橋是266/533/1g
根本是沒有差別的..因為他們不會超過133mbps,永遠都不可能會的
所以南北橋頻寬,目前各家的頻寬,照道理不會是pci傳輸不彰的瓶頸
因為本來pci interface效率不彰,就不是什麼新聞,我不懂為什麼要繞各圈子
去懷疑南北橋,而不是直接去懷疑他的arbiter本來就做的不好

您又說
"下一代的PCI介面呼之欲出"
"intel也已經要換南北橋架構了"
"然而已經是800mb/s的AMD 你說他會需要更改嗎 "
這牽涉到另一種情況,南橋內建的device越來越多,高速的裝置也增加了
包括usb 2.0,ieee1394,跟多組的ide sata通道,這本身就需要很大頻寬
所以南北橋頻寬是負責做南橋與其內建的device與pci device共同的通道
當南橋device越來越多,越來越快的時候,我們就會需要更快的南北橋通道
但是..再說一次,不論你的南北橋多快,都無法改變pci bus只有133mbps的命運
順便題外話,為什麼Intel要推出一個CSP,就是因為HI 1.5只266mbps
把Gigabite網卡放在pci bus上一定不適當,直接建在南橋一樣不適當
所以..乾脆做一個CSP,解決這個頻寬問題,又讓大家強迫中獎,真是一舉兩得

至於下一代pci express..他本來就要出啊,這沒有怎麼樣啊
只是有pci express的主機板,就一定要有更大的南北橋頻寬嗎?
假如pci express interface是放在南橋那是必然的
但是pci express既然那麼寬,那為何不就直接用他做bridge算了?
然後在南橋上做另一個pci 2.1的interface就好了
就類似760mpx的架構,只是760mpx是用一組64bit 66mhz做bridge
我是覺得這樣是蠻不錯的schema的,有兩組獨立的pci interface
何必要把pci express/pci 2.1一起塞到南橋去...
而且我覺得Opteron很適合這樣的solution,P4的話北橋就會複雜一些

"你說是V-Link 533mb/s 是因為只能發揮50%是不是太過著急了點？？"
這我只是隨便說說,我的意思是..533mbps是很寬的,他不應該有問題
除非他本身有bug。因為就算他只有理論值50%的速度,他都還不會是嚴重瓶頸