|
Junior Member
|
引用:
Originally posted by wtz1234
DRAM Access Cycle 裡面不管如何都需要一些週期下完 Command , Address 之後 , 才能去抓 Data
SDRAM 的設計跟 EDO DRAM 和更早以前的 DRAM 不一樣的地方主要在於多增加了 Burst Mode , 也就是如果讀取的資料是連續的位址 , 下完一次 Command , Address 之後 , 可以一次丟出多筆的 Data 之後才需要再輸入 Command , Address
有些 DRAM 被設計成可以擁有非常低的 Latency 就可以開始丟出第一筆 Valid 的 Data , 但是開始傳輸 Data 之後的頻率能跑到多高則不見得就一定成正比 , 一般主機板中所調整的 DRAM 參數 , 多屬於這些前置的 Cycle , 基本上調的越短 , Latency 越短 , 當然整體輸出 Data 的反應會比較好 , 簡單說效率高 , 但是頻寬基本上沒變 , 這樣的反應模式適合存取經常變動跟位址經常不同的資料
有些 DRAM 雖然一開始的 Latency 需要比較長的時間 , 但是開始連續丟出 Data 時 , 卻能夠以極高的頻率運作 , 簡單說 Data 頻寬較大 , 但是 Latency 較長 , RAM Bus 就是屬於此類型的 DRAM 設計 , 比較適合傳輸連續性的大筆資料
|
謝謝您的說明~
多一點這類的文章,大家也比較知道超頻是在超那些東西~~
多謝分享,小弟有學到些東西了!! |