PAT 重點在於當 CPU 對 ChipSet 發出 ADS 要求 Memory Access 之後
DRAM Controller Delay 一個 Cycle 之後就可以對 DRAM 發出 Chip Select
也就是 DRAM Controller 的本身的 Latency 只有 1T
但是這必須是在 FSB 與 DRAM Controller 頻率是一樣的時候
這時候不管是 FSB 與 DRAM 的 1T 是一樣的週期

但是當 FSB 與 DRAM Controller 跑不一樣頻率的時候
中間勢必要多經過一些等待同步的機制
也就是當 CPU 發出 ADS 的時候
不會剛好 1T 之後就可以對 DRAM 發出 Chip Select

我由此判斷非同步的時候並不符合 PAT 的原意
即使 Bios 中選項仍存在
但是不見得有發生作用