引用:
Originally posted by Adol Christin
看來Intel的做法與VIA, SiS提昇南北橋晶片組頻寬的方式會有所不同
也許會像PCI-X一樣
改由另一顆專屬晶片來仲裁某些專屬週邊所需要的匯流排
這樣對效能的提昇也是可以達到目的的
不過在成本上可能也會比較大吧?
但在應用層面上卻是較為游刃有餘...?
不懂....等正式規格出來再見真章....
|
您是說p64h/p64h2的作法吧,不過我聽不太懂..這與南北橋傳輸有什麼關係?
p64h的作法不過在北橋預留幾組H.I.通道連結p64h這類的pci controller
南北橋跟這沒有關係吧..事實上Intel只要把目前MCH跟ICH使用的H.I. 1.1
改成H.I. 2.0,頻寬就可以從266mbps變成1gbps