|
PCDVD數位科技討論區
(https://www.pcdvd.com.tw/index.php)
- 系統組件
(https://www.pcdvd.com.tw/forumdisplay.php?f=19)
- - 為什麼cpu流水線深度增加能有助提高頻率?
(https://www.pcdvd.com.tw/showthread.php?t=289671)
|
|---|
為什麼cpu流水線深度增加能有助提高頻率?
一個技術上的問題:
為什麼cpu流水線深度增加能有助提高頻率?煩請各位高手幫忙解答一下. |
回覆: 為什麼cpu流水線深度增加能有助提高頻率?
引用:
提高pipeline和提升timer是不一樣的事情... 只是轉往throughput方面(像p4他是20stage p3是10stage) 增加工作量在一定時間完成而已.. 在執行指令的時候 如果fetch做完之後... 去做decode 那麼下一個指令便進行fetch.. 像這樣子 就會比一個指令要從一開始慢慢到writeback之後才開始進行下一個指令的fetch還要有效率(就不會出現閒置的情況).. 不過這是最簡單的說法.(一直加高pipeline...也要看他結構去怎麼設計才行)... |
//提高pipeline和提升timer是不一樣的事情...
//只是轉往throughput方面(像p4他是20stage p3是10stage) //增加工作量在一定時間完成而已.. //在執行指令的時候 //如果fetch做完之後... //去做decode //那麼下一個指令便進行fetch.. //像這樣子 就會比一個指令要從一開始慢慢到writeback之後才開始進行下一個指令 //的fetch還要有效率(就不會出現閒置的情況).. //不過這是最簡單的說法.(一直加高pipeline...也要看他結構去怎麼設計才行)... 你講的我有點聽不太懂 "提高pipeline和提升timer是不一樣的事情..." "不過這是最簡單的說法.(一直加高pipeline...也要看他結構去怎麼設計才行)..."" 這兩句話你說的有衝突吧 割越多階 ,每個階數單位時間 t越少 ==> f = 1/t |
引用:
|
引述一本書 computer organization & design：
----------------------------------------------------------------- ...管路類似工廠裝配線，每個小步驟可以完成部分工作。汽車裝配線的工人，每個只負責一件小事情，而汽車裝配線的功用就是組合所有的小工作，而一天製造許多部車子。在一個完全均衡的裝配線上，僅要一個小步驟的時間就可以完成一部車子。注意！裝配線他並不能降低單獨一部車子的製造時間，但他可以增加單位時間內，所能製造的汽車數量... ...但一個管路級所需要的時間，最好為一週期，因為所有管路級必須同時執行指令，所以時脈週期的長短由最慢的管路級決定... ...在理想狀態下，管路能增加的速度倍數等於管路級數。通常，所有的管路級數並沒有完全均衡，並且會因為管路化而應加額外執行時間。所以管路化的執行時間會大於原來所需的執行時間，而且所增加的速度倍數也少於管路級數... ----------------------------------------------------------------- |
引用:
管線並不是越深越好 越深的話時脈的確可以提高 但是以IPC來說(每時脈週期所能完成的工作) 大約8階管線為最好 更深的館現有助於時脈提升,但是超過8階之後IPC則開始下降 但是遇到分之指令或是必須等待以這個時脈週期的運算結果為運算元..等等之類的運算 高階管線會嚴重拖累效能 這也是P4系列cpu可以跑出高時脈 但是跟其他cpu比同時脈效能卻很慘 AMD k7的管線只有10階 k8只有12階 所以同製程下基本上不可能跟P4拼時脈 但是其IPC甚高 所以儘管時脈低 但是效能卻還是追的上高時脈p4 甚至超越 |
引用:
是的，這邊設計就取決廠商到底是怎樣想的了~ ^_^" |
| 所有的時間均為GMT +8。 現在的時間是12:57 PM. |
vBulletin Version 3.0.1
powered_by_vbulletin 2025。