來
我知道你錯在哪裡了
首先你自己把動態功率消耗和靜態功率消耗加起來了
這是很大的錯誤
第2個..你給的連結在對low-k和SOI做解釋時出了問題
簡單的說那根本是非常奇怪的說法
最後..那篇的最後兩段基本上就是錯的..所以也不用再看了
SOI只能降低靜態功率消耗??low-k只能控制動態功率消耗??
亂七八糟的說法,在許多測試上都直接破功
不過這些關於製程的東西實際上沒碰過根本就不可能詳加解釋
直接的說好了,你不是intel晶圓廠工程師,就不會真正了解intel lok-k真正有什麼用
你不是AMD晶圓廠工程師,也不會了解AMD的SOI到底有多大用處
之前有些用詞不當非常對不起
因為你犯的許多錯誤都令我覺得非常不可思議
如對於簡單圖表的錯誤詮釋,還有提出來的錯誤分析
有時候我以為你可能是來亂的,所以口氣很差
不過現在我知道了,你應該是資訊閱讀不夠,且常常接收到錯誤資訊所以才會降子
之前jasonyang大大貼的網站和我貼的網站都有相當不錯的資訊
希望你加油了

謝謝你的提醒！我會過去找相關的資料看看的！再次感謝！

另外我無法理解為什麼你們大陸的網站總愛說
AMD的90nm處理器比130nm功耗沒有多少增加
說的好像AMD的90nm比130nm耗電一樣
我想你應該也被這誤導了
http://www.big5.tomshardware.com/article_000086420.html
http://www.lostcircuits.com/cpu/amd_venice/8.shtml
http://www.xbitlabs.com/articles/cp...4-venice_6.html
實測結果AMD的90nm處理器是比130nm"省電"非常多
而不是像你們那邊的網站用的語氣那樣
好像AMD的90nm也比較耗電了@@

很多網站的資料是零碎不全的，要找資料的話去查原文書會比較好一點。

原文書？如果是關於CPU的應該是找哪方面的？電子？還是IC設計？

http://www.lostcircuits.com/cpu/intel_p4-955/11.shtml
http://www.xbitlabs.com/articles/cp.../presler_8.html
http://www.tomshardware.com/2005/12...ion/page14.html
http://www.pcper.com/article.php?ai...e=expert&pid=15
http://www.hothardware.com/viewarticle.aspx
http://www.sudhian.com/showdocs.cfm?aid=723&pid=2805
許多網友被 intel 與媒體誤導 p4 高溫問題出在漏電流而不是設計，我也舉過 powerpc 與 p4 的功耗比較證明 intel 製程不錯，也舉出問題出在 pipeline stage 過多，也舉出分析師的分析，更提出許多反例(像是 dothan, cell 等)，不過這些對許多容易受 intel 與媒體誤導的人還是等於白說，最有力的還是 intel 自己推出 presler 來證明，漏電流不是主因，問題出在設計。
intel 終於推出 65nm presler 了，聲稱 65nm 漏電流減少 n 倍，結果 presler 還是一樣耗電與高溫，所以很明顯的 65nm 與 90nm 的 p4 問題不是出在漏電流，而是本身設計的問題。