PCDVD數位科技討論區 - [問題]突然想到以前Duron的L2 cache比L1還小...

引用:

作者JLurker

感謝大大的說明~
AMD這種設計感覺也頗有效率的
難怪很久以前看過Athlon的****寫384KB cache,原來是因為這樣...
(那時候覺得,那P3為啥不把兩個加起來寫,雖然P3 P4的L1都不大)

不過大大您說miss的時候L1的victim進L2
那如果有大量資料都只需運算一次的話
那這樣L2大小其實影響有限嘛(難怪Duron效能沒輸Athlon太多就是因為這樣...)

另外如果L2速度比L1慢的話(好像在Duron裡L1 L2速度差不多? SlotA版的Athlon才有非同步速度?)
那豈不更拖慢速度?

通常L2會比L1慢. 如果一樣快, 全部作成L1不就好了?
以前我在某個網頁看過, K7的L1與L2的access latency還是有差的, 不同代的K7的L2的access latency也有差異.

雖然從logic的觀點來看,L2與L1可以相同層數的logical gate來作.
但從半導體製造的特性來看, 越大與越多way的cache, 速度可能會比越小與越少way的cache來的慢.

這個網頁http://www.answers.com/topic/cpu-cache 有一些書上看不到的cpu cache的介紹.