老實講還是有一些錯誤：
1) "流水綫的增加必將導致錯誤率的上升"，是 pipeline stage 增加吧!!! pipeline 增加觀念差很多!!!
2) 目前分支預測錯誤都是得清除重來!!! 因為 pipeline 的設計，到後面的 stage 才能知道真正的分支方向(因為要參考的 flag 通常是在前幾個指令運算，就是 data dependency 的關係，而前幾個指令也還在 pipeline 裡，還要等過了算術的 stage，才輪到 flag，你看有多後面)，所以只能在前頭先猜啦!!! 到後面已經來不及啦!!!
除非採用像 sun niagara 的 multi-thread 設計，遇到分支就換一個 thread，但是 niagara 最後還是得面臨用到分支預測啊!!! 猜錯還是要清空錯誤的指令。
3) 分支預測錯誤與到 L2 cache 與 memory 存取資料或指令是兩回事。那叫快取失誤，那是要提高快取命中率才行的，或是使用 multi-thread 的技術。

對於你說的這些 不好意思我不是這個專業的 研究不深 但是我知道一點：流水綫的增加肯定會導致在將任務打入下一級流水綫的時候所發生的錯誤概率的增加，因爲每次將數據和指令打入下一級流水綫的時候都有可能發生錯誤，流水綫越多，系統越複雜，發生錯誤的概率就越大。儅發生錯誤的時候就需要重頭開始進行計算。 我不知道應該用什麽術語來形容這種現象（讓你見笑了）
同時對於目前的分支預測技術我不清楚，但是我記得儅分支預測失敗的時候的確是要到内存當中去尋找指令與數據（可能是很久以前的技術了）另外我還有一點要補充 這就是流水綫的延遲現象 任何半導體都會出現延遲現象 流水綫越長延遲的次數就越多，總延遲就越長。
另外能否給出你在上面說的一些技術的相關鏈接？謝謝了！

您可以參考 Ars Technica 與 Real World Technologies 上可能有吧!
不過這應該是計算機組織那本白皮有算盤的那本教科書內容。
老實講，你對 pipeline 有很大的誤解，對於 cache 也是。
另外 pipeline 如果沒有遇到分支，是可以不會發生錯誤的，也就是說管線不會被清空。
另外如果遇到 L1/L2 cache missing，管線就必須被空下來，等待資料從下一層快取取回，甚至從記憶體，通常都要數百到數千個 cycle。

說真的說真的
我建議你
去書店買本計算機結構或是計算機概論之類的書翻一翻
觀念就會清楚很多
不要看一些網站東拼西湊的
更何況那些網站本身也會出錯
還有您大多只看簡體網站吧
建議看看國外網站
專業的多了

我想有一點要提醒你！ 我從來不拼湊！！！ 這些都是我自己看書加領悟過來的！ 我先前已經說過。我並非這個專業的。難道您沒有留意我的發言？概念性的錯誤代表什麽？整體思路錯誤？或者其他？請指教！！

不過話説回來 還是感謝您的指教！！謝謝！！

建議你用 google 查一下 branch prediction penalty

謝謝您的建議！！

吵這麼久...就我所知應該是PRESCOTT核心的超純量管線數量是K8的將近兩倍，也是DOTHAN的1.5倍左右
而超純量管線的作用就最基本來說用越多CPU能提升的時脈頻率越多
而一直跟隨莫爾定律的INTEL相信P4要能突破4G大關
所以就拼命的增加超純量管線，而這也使得當初PRESCOTT設計時出了瑕疵
因為過多的超純量管線用以提高時脈而產生更多的漏電流
但...PRESCOTT的效能差不是漏電流的關係
而是太多的超純量管線導致指令錯誤率提高
而用超純量管線換來的高時脈就專門在處裡這些錯誤指令
而使得PRESCOTT核心真正利用到的時脈僅有約70%左右而已
而這大概就是PRESCOTT核心當初設計不良的其中一項吧

還有...K8我不考慮的原因是...
CAD/CAM類的專業軟體被INTEL打假的
怎麼沒人注意到這點呢??
PRO-E這類的專業軟體啊!!
動則十幾百萬的軟體啊!!
---我來鬧的!!